DDS信号的发生器的设计

DDS信号的发生器的设计1信号产生的方法

RC振荡器：频率稳定度不高

LC振荡器：频率稳定度不高石英晶体振荡器：频率稳定度高，但频率调节困难DDS信号的发生器的设计1信号产生的方法

频率稳定度高，但频率很难连续步进DDS信号的发生器的设计1信号产生的方法

直接数字频率合成技术(DirectDigitalFreqencySynthesis，DDS)

DDS是一种全数字化的频率合成器，由相位累加器、波形ROM、D/A转换器和低通滤波器等组成（1）频率切换时间短（2）频率分辨率高（3）相位变化连续（4）易于集成、易于调整DDS信号的发生器的设计2直接数字频率合成的原理

对于一个频率为fout的正弦信号Sout，可以用下式来描述：

其相位为：将正弦信号的相位和幅值均转化为数字量用频率为fclk的基准时钟对正弦信号进行抽样

DDS信号的发生器的设计

将2π切割成2N等份作为最小量化单位，从而得到△θ的数字量M为：2直接数字频率合成的原理

DDS信号的发生器的设计当M取1时，可以得到输出信号的最小频率步进为由于正弦函数为非线性函数，很难实时计算，一般通过查表的方法来快速获得函数值。2直接数字频率合成的原理

DDS信号的发生器的设计DDS正弦信号发生器原理框图2直接数字频率合成的原理

DDS信号的发生器的设计3DDS信号发生器的两种技术方案

（1）采用专用DDS集成芯片的技术方案（2）采用单片机+FPGA的技术方案DDS信号的发生器的设计专用DDS集成芯片——AD9850

4采用专用DDS集成芯片的信号发生器DDS信号的发生器的设计硬件电路设计4采用专用DDS集成芯片的信号发生器IOUTFS=32×（R1）DDS信号的发生器的设计

LT6600-10为单片集成开关电容低通滤波器，截止频率为10MHz。4采用专用DDS集成芯片的信号发生器DDS信号的发生器的设计LT6600-10内部还有一全差分放大器，通过改变R4和R5的阻值可获得不同的放大倍数。

当R4和R5取相同阻值时，内部差分放大器的增益为402Ω/R4

4采用专用DDS集成芯片的信号发生器DDS信号的发生器的设计

LT6600-10为单片集成开关电容低通滤波器，截止频率为10MHz。从LT6600-10输入和输出信号波形比较：4采用专用DDS集成芯片的信号发生器DDS信号的发生器的设计

假设要产生50Hz的正弦波，可通过下式计算得到4字节频率字：

AD9850的参考时钟fCLKIN频率为125MHz。4字节频率字为000006B6H，W0=00H，W1=00H，W2=00H，W3=06H，W4=B6H。4采用专用DDS集成芯片的信号发生器DDS信号的发生器的设计AD9850控制字传送时序图

W0为相位控制字，W1~W4为32位频率字4采用专用DDS集成芯片的信号发生器DDS信号的发生器的设计W0~W4五字节频率控制字分别存放在34H~38H中CS4 EQU 0C004HW0 EQU 34HW1 EQU 35HW2 EQU 36HW3 EQU 37HW4 EQU 38H4采用专用DDS集成芯片的信号发生器DDS信号的发生器的设计SEND: CLR RESET MOV DPTR，#CS4 MOV A，34H MOVX @DPTR，A MOV A，35H MOVX @DPTR，A MOV A，36H MOVX @DPTR，A MOV A，37H MOVX @DPTR，A MOV A，38H MOVX @DPTR，A SETB FQ_UD NOP CLR FQ_UD RET4采用专用DDS集成芯片的信号发生器DDS信号的发生器的设计采用DDS技术设计一个信号发生器

5采用单片机+FPGA实现的信号发生器

DDS信号的发生器的设计设计要求如下：（1）具有产生正弦波、方波和三角波3种周期性波形；（2）输出信号频率范围10Hz~5MHz，频率步进间隔≤1Hz；（3）输出信号幅值范围0~10V（峰—峰值），波形幅值和偏移量可调；（4）具有稳幅输出功能，当负载变化时，输出电压幅度变化不大于±3%（负载电阻变化范围：50Ω~∞）；（5）具有显示输出波形类型、重复频率等功能。5采用单片机+FPGA实现的信号发生器

DDS信号的发生器的设计1方案设计

5采用单片机+FPGA实现的信号发生器

DDS信号的发生器的设计硬件电路详细设计单片机子系统设计

单片机软件设计高速D/A转换电路设计

FPGA内部逻辑设计

滤波电路的设计信号放大电路的设计

驱动电路的设计5采用单片机+FPGA实现的信号发生器

DDS信号的发生器的设计SoC单片机C8051F360◆SiliconLaboratories在2007年推出的100MHzSoC单片机；◆高性能51内核指令系统与传统51单片机完全兼容；◆1组双周期16×16乘加器（MAC）◆1个精准度2%的内部振荡器和32kBFlashROM；◆可配置式I/O引脚和各种通讯外设，包括UART、SPI和I2C。◆10位200kspsSARA/D转换器和10位D/A转换器。单片机子系统设计DDS信号的发生器的设计单片机子系统硬件设计键盘显示电路DDS信号的发生器的设计单片机最小系统DDS信号的发生器的设计DDS子系统参数的确定DDS子系统设计

（1）输出带宽。当频率控制字M=1时，输出信号的最低频率为

fomin=fclk/2N式中，fclk为系统时钟频率，N为相位累加器的位数。当N取值很大时，最低输出频率可以达到很低，甚至可以认为DDS的最低频率为零频。DDS的最高输出频率由系统时钟频率和一个周期波形采样点数决定。当系统时钟频率为，采样点数为X，则最高输出频率为

fomax=fclk/X

DDS信号的发生器的设计DDS子系统设计

（2）频率稳定度。DDS信号的频率稳定度等同于外部时钟信号的频率稳定度。由于外部时钟信号一般采用晶体振荡器，因此，DDS信号频率可以达到很高的稳定度。（3）频率分辨率。频率分辨率由下式决定：如果参考时钟频率取40MHz，相位累加器位数取32，可求得最小频率步进值为：DDS信号的发生器的设计DDS子系统设计

（4）DDS信号的质量DDS信号源的质量可用信号的失真度THD（TotalHarmonicDistortion，也称总谐波系数）来表示。

X：采样点数，n：DAC字长D/A选用8位字宽，一个周期的样本数取256，失真度为0.72%。一个周期的样本数为20，失真度约为6.4%。一个周期的样本数为8，失真度达到23%DDS信号的发生器的设计DDS子系统参数的确定（1）系统时钟频率：40MHz；（2）频率控制字的位宽：32位；（3）相位累加器的位宽：32位；（4）波形存储器的地址位宽：8位；（5）波形存储器的数据位宽：8位。最小频率步进值

DDS子系统设计

DDS信号的发生器的设计DDS子系统顶层原理图

DDS信号的发生器的设计频率字接收模块DDS信号的发生器的设计高速A/D转换电路设计

高速D/A转换器——AD9708DDS信号的发生器的设计AD9708与FPGA的连接高速A/D转换电路设计

DDS信号的发生器的设计模拟子系统设计

增益可调放大电路差分放大电路驱动电路DDS信号的发生器的设计MAX4016DDS信号的发生器的设计MAX4016DDS信号的发生器的设计DDS信号的发生器的设计单片机子系统软件设计软件主要功能：人机接口：波形选择，频率设置向FPGA传送波形数据和频率控制字DDS信号的发生器的设计页面2

页面3页面1

LCD显示画面设计页面4页面5DDS信号的发生器的设计按键的定义

DDS信号的发生器的设计主程序流程图DDS信号的发生器的设计键盘中断服务程序流程图给定频率转化为4字节的频率控制字N为字宽，取32，fCLK为时钟频率，取40MHz。DDS信号的发生器的设计键盘中断服务程序流程图D