第四章组合逻辑电路-1

14一月2023第四章组合逻辑电路1第4章组合逻辑电路

4.1SSI构成的组合逻辑电路的分析和设计2.分析步骤(1)从输入端开始，逐级推导出函数表达式一、组合电路的分析1.分析目的(2)列真值表(3)确定逻辑功能14一月2023第四章组合逻辑电路21.设计目的2.设计步骤（双轨输入情况下）二、组合电路的设计

(1)列真值表(2)写最简表达式(3)画逻辑电路14一月2023第四章组合逻辑电路3一、编码器1.二进制编码器(1)8—3线普通编码器(2)8—3线优先编码器74148(3)74148的级联2.二—十进制优先编码器741474.2中规模集成组合逻辑电路作业

14一月2023第四章组合逻辑电路4

第4章组合逻辑电路

数字电路时序逻辑电路组合逻辑电路

其中，Ii

和Fi都是二值逻辑信号组合电路图4.0.1节目录标题区14一月2023第四章组合逻辑电路54.1SSI构成的组合逻辑电路的分析和设计一、组合电路的分析

1.分析目的：确定电路实现的逻辑功能2.分析步骤：(1)从输入端开始，逐级推导出函数表达式;(2)列真值表(3)确定逻辑功能节目录标题区14一月2023第四章组合逻辑电路6例4.1.1分析如图4.1.1(a)所示的逻辑电路的逻辑功能。图4.1.1(a)节目录标题区14一月2023第四章组合逻辑电路7解：(1)写出逻辑表达式输入输出ABCS0000010110011110(2)列真值表S=AABBAB=AAB+BAB=AB+AB

C=AB=AB

(3)确定逻辑功能A、B

为一位二进制数，S为本位和，C为本位向高位的进位。表4.1.1节目录标题区14一月2023第四章组合逻辑电路8因此，此电路完成半加运算，是一个一位半加器。半加器的逻辑符号如下图所示。在进行信息传输时，为检测信息是否出错，常在信息后附加一个校验部分：校验和

。图4.1.1(b)节目录标题区14一月2023第四章组合逻辑电路9例4.1.2分析如图4.1.2所示的逻辑电路的逻辑功能。图4.1.2节目录标题区14一月2023第四章组合逻辑电路10解：(1)写出逻辑表达式(2)列真值表(3)确定逻辑功能奇校验码产生电路F=D1⊕D2⊕D3⊕D4=D1⊕D2⊕D3⊕D4

节目录标题区14一月2023第四章组合逻辑电路11二、组合电路的设计

1.设计目的：确定满足一定逻辑功能的电路2.设计步骤（双轨输入情况下）

(1)列真值表；(2)写最简表达式；(3)画逻辑电路节目录标题区14一月2023第四章组合逻辑电路12例4.1.3试设计一个1位全加器电路。解：(1)列真值表输入输出AiBiCi-1CiSi00000001010100101110输入输出AiBiCi-1CiSi10001101101101011111表4.1.3节目录标题区14一月2023第四章组合逻辑电路13(2)写最简表达式；11111010110100

AiBiCi-1(a)Si的卡诺图11111010110100

AiBiCi-1(b)Ci的卡诺图Si=AiBiCi-1+AiBiCi-1+AiBiCi-1+AiBiCi-1Ci=AiBi+BiCi-1+AiCi-1图4.1.3节目录标题区14一月2023第四章组合逻辑电路14变换Si

、Ci

，可得：Si=AiBiCi-1+AiBiCi-1+AiBiCi-1+AiBiCi-1=Ai

(BiCi-1+BiCi-1)+Ai(BiCi-1+BiCi-1)=AiBi⊕Ci-1+Ai(Bi⊕Ci-1)=Ai⊕Bi⊕Ci-1Ci=AiBi+BiCi-1+AiCi-1=AiBi+AiBiCi-1+AiBiCi-1+AiBiCi-1+AiBiCi-1=AiBi+(Ai+Ai

)BiCi-1+(Bi+Bi)AiCi-1=AiBi+Ci-1(Ai⊕Bi)节目录标题区14一月2023第四章组合逻辑电路15图4.1.4(a)全加器电路(3)画逻辑电路，如下图(a)所示。节目录标题区14一月2023第四章组合逻辑电路16图4.1.4(b)全加器逻辑符号节目录标题区14一月2023第四章组合逻辑电路17输入输出ABFA<BFA=BFA>B00010011001000111010(2)写最简表达式；FA>B=ABFA=B=AB+ABFA<B=AB表4.1.4例4.1.4试设计一个1位二进制数比较单元。解：(1)列真值表节目录标题区14一月2023第四章组合逻辑电路18(3)画逻辑电路图4.1.5节目录标题区14一月2023第四章组合逻辑电路19例4.1.5用最少的与非门实现函数F=AB+BC。解：由于函数已是最简与或式，直接将F两次取反，得F=AB+BC=AB·BC画逻辑电路图，如下图所示。图4.1.6例4.1.6**节目录标题区14一月2023第四章组合逻辑电路20求函数的最简或与式，函数卡诺图如下：例4.1.7用最少的或非门实现函数F=AB+BC。111010010010110100ABC解：所以F=(B+C)(A+B)=B+C+A+B逻辑电路如下：图4.1.8(a)节目录标题区14一月2023第四章组合逻辑电路21求反函数的最简与或式，函数卡诺图如下：例4.1.8用与或非门实现函数F=AB+BC。解：111010010010110100ABC所以F=BC+ABF=BC+AB逻辑电路如下图所示：图4.1.8(b)节目录标题区14一月2023第四章组合逻辑电路22编码：在数字技术中，通常用二进制数码0和1构成的一组有序组合（称为代码）来表示各种对象（如十进制数、字符等）。这一指定过程，称为编码。4.2中规模集成组合逻辑电路一、编码器

节目录标题区14一月2023第四章组合逻辑电路231.二进制编码器2n个互不相同的状态(1)8—3线普通编码器(共需n位码元)2n个代码图4.2.1表4.2.1功能表(2)8—3线优先编码器7414874148简化符号表4.2.274148功能表(3)74148的级联2.二—十进制优先编码器74147表4.2.374147功能表节目录标题区14一月2023第四章组合逻辑电路24作业题4.24.44.7(3)标题区14一月2023第四章组合逻辑电路25全加运算＋101被加数111加数111

进位100

和半加运算全加运算14一月2023第四章组合逻辑电路26如传输的信息为“

China“，则校验和的求法如下：信息ChinaASCII100001111010001101001110111011000011001101＋校验和

14一月2023第四章组合逻辑电路27输入输出D1D2D3D4

F0000100010001000011101000010110110101110输入输出D1D2D3D4

F1000010011101011011011001110101110011111表4.1.214一月2023第四章组合逻辑电路28用或非门实现用与或非门实现写原函数最简或与式写反函数最简与或式例：F2=(A+B)·(C+D)=A+B+C+D例：F3=AB+C,则F3=AB+C用与非门实现写原函数最简与或式例：F1=AB+CD=AB·CD14一月2023第四章组合逻辑电路29例4.1.6用与非门实现函数F=AB+BC+BD+ABCD。解：由于函数已是最简与或式，直接将F两次取反，得F=AB·BC·BD·ABCD画逻辑电路图，如右图(a)所示。图4.1.7(a)14一月2023第四章组合逻辑电路30对函数还可做如下变换：F=AB+BC+BD+ABCD=B(A+C+D)+ABCD=BACD+ABCD=BACD·ABCD相应的逻辑电路图，如右图(b)所示。图4.1.7(b)14一月2023第四章组合逻辑电路31“门电路的数量最少”和“级数最少”通常相互矛盾。(1)项数最少(2)每项中的变量数最少

(3)对最简表达式进行适当变换以减少门电路的数量，但有时不能进行变换。图(a)为二级5与非门，图(b)为三级4与非门。图(b)虽然门电路数少，但级数多，致使工作速度慢。通常，题目不特别指明，即按“级数最少”解题：(1)项数最少(2)每项中的变量数最少特别指明侧重前者，则按“门电路的数量最少”解题：14一月2023第四章组合逻辑电路32图4.2.1输入端输出端14一月2023第四章组合逻辑电路33表4.2.13位二进制编码器真值表

输入

输出I0I1I2I3I4I5I6I7

ABC

1000000000001000000001001000000100001000001100001000100000001001010000001011000000001111①产生输入端十进制下标的自然二进制码②输入端高电平（即逻辑“1”）有效14一月2023第四章组合逻辑电路3474148简化符号输入端输出端输出有效标志端输出使能端74148各输入端、输出端都是低电平有效。EN(Enable)：输入使能端14一月2023第四章组合逻辑电路35表4.2.28—3线优先编码器74148功能表①产生输入端十进制下标的自然二进制码的反码②输入端低电平（即逻辑“0”）有效101101111110Ø010101111110ØØ0

00000001EN使能输入111100011010001000111111Y2Y1Y0

输出00000011YEX输出标志11110ØØØØ1110ØØØØØ110ØØØØØØ111110ØØØ1111111101

0ØØØØØØØ0111111111ØØØØØØØØYENI7I6I5I4I3I2I1I0

使能输出

输入14一月2023第四章组合逻辑电路36