电子科技大学836数字电路2016

11数字电路主要内容：1、数制与编码2、逻辑代数3、组合电路的分析与设计4、时序电路的分析与设计2组合电路的分析分析的目的：确定给定电路的逻辑功能分析步骤：由输入到输出逐级写出逻辑函数表达式对输出逻辑函数表达式进行化简判断逻辑功能（列真值表或画波形图）3例：下图为一可控函数发生器，其中C1、C2为控制端，A、B为输入变量，F为输出变量。C1、C2的取值如表所示，完成此表。C1C2F=f(A,B)00011011组合电路的分析例：分析下面电路。写出F1、F2的表达式：分析图示逻辑电路的功能B3B2B1B0G3G2G1G0解：1、写表达式2、列真值表3、分析功能0000000100100011010001010110011110001001101010111100110111101111B3B2B1B0G3G2G1G0000000010011G3=B3G2=B3B2G1=B2B1G0=B1B0二进制码至GRAY码的转换电路0010011001110101010011001101111111101010101110011000GRAY码至二进制码的转换?6组合电路的设计问题描述逻辑抽象选定器件类型函数化简电路处理函数式变换电路实现真值表或函数式用门电路用MSI组合电路或PLD7MSI组合电路7常用的中规模集成电路（MSI）编码器、译码器、多路复用器、比较器、加法器掌握基本功能，级联的方法综合应用：利用基本MSI器件作为基本单元设计更复杂的组合逻辑电路译码器和编码器多输入、多输出电路译码器（decoder）一般来说，输出编码比输入编码位数多编码器（encoder）输出编码比输入编码位数少，则常称为编码器使能输入输入编码输出编码映射使能输入有效才能实现正常映射功能一种最常用的情况使能输入编码输出编码映射译码器（decoder）编码器（encoder）n位二进制码2n中取1码使能输入编码输出编码映射2n中取1码n位二进制码

74x139

1XX1111

0001110

0011101

0101011

0110111inputsGBAoutputs

Y3_LY2_LY1_LY0_L1/274x139双2-4译码器真值表双2-4译码器74x1393-8译码器74x138G1G2A_LG2B_L译码器可用作最小项或最大项的发生器用译码器和逻辑门实现逻辑函数F=(X,Y,Z)(0,3,6,7)=(X,Y,Z)(1,2,4,5)对于二进制译码器：Yi=EN·mi

当使能端有效时，Yi=mi对低电平有效输出：Yi_L=Yi’

当使能端有效时，Yi_L=mi’=MiABCG1G2AG2BY0Y1Y2Y3Y4Y5Y6Y774x138用译码器和逻辑门实现逻辑函数ZYXABCG1G2AG2BY0Y1Y2Y3Y4Y5Y6Y774x138F+5VF=(X,Y,Z)(0,3,6,7)当使能端有效时Yi=mi’用译码器和逻辑门实现逻辑函数ZYXABCG1G2AG2BY0Y1Y2Y3Y4Y5Y6Y774x138+5VFF=(X,Y,Z)(0,3,6,7)=M1·M2·M4·M5=m1’

·m2’

·m4’

·m5’F=(X,Y,Z)(1,2,4,5)ZYXABCG1G2AG2BY0Y1Y2Y3Y4Y5Y6Y774x138+5VF哪一个更快？用译码器和逻辑门实现逻辑函数17举例用74x138实现18例：利用74x138和与非门设计一位全减器；写出各输出函数的最小项之和表达式，画出电路连接图。举例1110111010011100101001100000110111100000BODBINYX

全减器真值表19例设X、Z均为三位二进制数，X为输入，Z为输出。要求二者之间有以下关系：当3X6时，Z=X+1;

当X<3时，Z=0;

当X>6时，Z=3。用一片3—8译码器74x138和少量门实现该电路。举例编码器和译码器N中取1码N中取1码二进制码编码器二进制编码器A0A1A2I0I1I71000000000001000000001001000000100001000001100001000100000001001010000001011000000001111I0I1I2I3I4I5I6I7A2A1A08-3编码器的真值表8个输入3个输出A0=I1+I3+I5+I7A1=I2+I3+I6+I7A2=I4+I5+I6+I7前提：任何时刻有且只有一个输入端有效。问题2：在某时刻出现多个输入有效？优先级（priority）1000000000001000000001001000000100001000001100001000100000001001010000001011000000001111I0I1I2I3I4I5I6I7A2A1A0问题1：在某时刻无输入有效？8-3编码器的真值表编码器Priorityencoders（优先编码器）A2A1A0IDLEI7I6I5I4I3I2I1I0将I0～I7转换为H0～H7，保证任何时刻只有一个输入起作用H7=I7H6=I6·I7’H5=I5·I6’·I7’…H0=I0·I1’·I2’·…·I6’·I7’A2=H4+H5+H6+H7A1=H2+H3+H6+H7A0=H1+H3+H5+H7数大优先

如果没有输入有效，则IDLE为1IDLE=I0’·I1’·…·I6’·I7’输入输出使能输出，用于级联EO组选通输出GSEI_L有效没有输入请求EO_L有效使能输入EIEI_L有效有输入请求GS_L有效优先编码器74x148的逻辑功能表

输入输出

EI_LI0_LI1_LI2_LI3_LI4_LI5_LI6_LI7_LA2_LA1_LA0_LGS_LEO_L1××××××××11111011111111111100×××××××0000010××××××01001010×××××011010010××××0111011010×××01111100010××011111101010×01111111100100111111111101EI_L=1，电路不工作，GS_L=EO_L=1，

A2A1A0=111EI_L=0，电路工作，无有效低电平输入，A2A1A0=111，GS_L=1，EO_L=0；EI_L=0，电路工作，输入0~7分别有低电平输入时，A2A1A0为0~7的编码输出，GS_L=0，EO_L=1。分析判定优先级电路：（利用74x148）

8个___电平有效输入I0_L～I7_L，_____的优先级最高地址输出A2～A0，____电平有效若输出AVALID高电平有效，则表示_______________A2A1A0GSEOEI74x148I7I0I0_LI7_LA2A1A0AVALID低I0_L至少有一个输入有效高A2A1A0GSEOEII7I0A2A1A0GSEOEII7I0Q15_LQ8_LQ7_LQ0_LY0Y1Y2Y3GS2个74x148级联为16－4优先编码器‘1’28多路复用器（multiplexer）又称多路开关、数据选择器（缩写：mux）在选择控制信号的作用下，从多个输入数据中选择其中一个作为输出。ENSELD0Dn-1YEnable使能Select选择n个1位数据源数据输出（1位）ENSELD0Dn-1Y使能选择n个b位数据源数据输出（b位）29EN_LS2S1S0YY_L1XXX0000000100100011010001010110011101D0D0’D1D1’D2D2’D3D3’D4D4’D5D5’D6D6’D7D7’8输入1位多路复用器74x151真值表S0S1S230输入G_LS1X000100011A2A3A4A1B2B3B4B2输入4位多路复用器74x157真值表输出1Y2Y3Y4Y1A2A3A4A311G_L2G_LBA1Y2Y11XX000000010010001101000101011001111000100110101011

001C02C01C12C11C22C21C32C31C001C101C201C30

02C002C102C202C34输入2位多路复用器74x153真值表双4选1AB1G2G32D0D1D2D3D4D5D6D7A0A1A2Y用双4选1数据选择器构成8选1数据选择器33举例用与非门实现下面电路：

34举例八路数据选择器构成的电路如图所示，写出该电路的真值表及实现的逻辑函数表达式。

35例：利用74x151实现逻辑函数：只用一片4选1数据选择器实现逻辑函数。思考：（不允许用逻辑门电路辅助，输入只提供原变量。）37S1S0Y00011011(A+B)’(AB)’AB(AB)’功能表设计函数发生器，其功能表如下：S1S0ABY00000001真值表1、填写真值表2、选择器件

用基本门电路实现利用卡诺图化简用译码器实现转换为最小项之和用数据选择器实现3、电路处理注意有效电平举例比较器（comparator）比较2个二进制数值并指示其是否相等的电路等值比较器：检验数值是否相等数值比较器：比较数值的大小（>,=,<）如何构造1位等值比较器？？

——利用异或门（同或门）ABDIFFABEQDIFF:differentEQ:equalEQ_LABLT_LGT_L一位数值比较器输出低电平有效EQ_L=A·B’+A’·B=AB=(A⊙B)’LT:LessThanEQ:EqualGT:GreaterThan(A’·B)’(A·B’)’10011001010101010000EQLTGTBA输出输入1位数值比较器真值表将两个1位二进制数A、B进行比较74x854位比较器74x85A0A1A2A3ALTBINAEQBINAGTBIN级联输入，用于扩展ALTBOUT=(A<B)+(A=B)·ALTBIN通常低位的输出接高位的输入A=B：低位和高位都相等A高位>B高位A高位=B高位

&A低位>B低位A>BAEQBOUT=(A=B)·AEQBINAGTBOUT=(A>B)+(A=B)·AGTBIN比较器的串行扩展XD[11:0]YD[11:0]X<YX=YX>Y[3:0][7:4][11:8]+5VB0~B3A<BIA=BIA>BIA<BOA=BOA>BOA0~A374x85A<BIA=BIA>BIA<BOA=BOA>BOA0~A3B0~B374x85A<BIA=BIA>BIA<BOA=BOA>BOA0~A3B0~B374x853片74x85构成12位比较器低位高位举例试分析下面由4位二进制比较器74x85构成的电路的功能，说明Z1、Z2、Z3在什么输入情况下等于1。42例：设计一个三个数的判断电路。要求能够判别三个4位二进制数A、B、C是否相等、A是否最大、A是否最小，并分别给出“三个数相等”、“A最大”、“A最小”的输出信号。可以附加必要的门电路。需要用

片74x85？举例已知A、B为4位二进制数，A=A3A2A1A0，B=B3B2B1B0，试写出FA>B，FA=B的逻辑表达式。表达式不要求化简。44例：设计一个组合电路，它的输入是两个4位无符号二进制整数X和Y，和一个控制信号S。电路的输出是4位无符号二进制整数Z。它们之间的关系为：如果S=0，那么Z=min(X,Y)；如果S=1，那么Z=max(X,Y)。11011001+011010011

两个二进制数相加时，有两种情况：一种不考虑低位来的进位，另一种考虑低位来的进位。加法器也因此分为半加器和全加器。半加器全加器两个4位二进制数相加的过程:加法器

FA

CI

ScoXY半加器（halfadder）和全加器（fulladder）0000010110011110ABSC半加器真值表相加的和：S=A’·B+A·B’=AB向高位的进位：C=A·B0000000101010010111010001101101101011111CIXYSCO全加器真值表加法器加法器SCOXYCIS=XYCIX·Y半加器（halfadder）和全加器（fulladder）00100111CIXY0001111001COX·CICO=

+

+Y·CI=X·Y+(X+Y)·CI0000000101010010111010001101101101011111CIXYSCO全加器真值表串行进位加法器XYCICOSXYCICOSXYCICOSXYCICOSC1C2C3C4C0S0S1S2S3X0Y0X1Y1X2Y2X3Y3=01.全减器

全减器的真值表

逻辑表达式1110111010011100101001100000110111100000BOUTDBINYX

全减器真值表减法运算1.全减器

逻辑表达式利用全加器构成全减器对应关系及变化：被加数被减数不变；加数减数取非；进位输入/输出借位输入/输出取非，改为低电平有效；本位和本位差不变；S=XYCICO=X·Y+X·CI+Y·CI

全加器

全减器

XYCICOS一位全加器一位全减器XYBINBOUTDS=XYCICO=X·Y+X·CI+Y·CI

全加器

全减器

例1：用4位加法器实现4位减法运算方法1：用4个一位全加器级联X0Y0X1Y1X2Y2X3Y3BOUT_LBIN_L1BINBOUT0方法2：用4位加法器74X283补码加法溢出的判断0000000101010010111010001101101101011111CiXYSCi+1全加器真值表CiCi+1例：用4位加法器实现4位加/减法器例：用4位加法器实现4位减法运算方法1：用4个一位全加器级联溢出的判断？A4A3A2A1B4B3B2B1F4F3F2F1COCIe4e3e2e1a4a3a2a1Mb4b3b2b156举例例：设计一个将4位二进制数转换为8421BCD码的电路用门电路实现用加法器实现用加法器和比较器实现5657例：使用一片74LS85（比较器）、一片74LS283（加法器）和必要的门，设计一个电路，将2421BCD码（X3X2X1X0）转换为余3码（Y3Y2Y1Y0）。十进制数2421码余三码十进制数2421码余三码000000011510111000100010100611001001200100101711011010300110110811101011401000111911111100规律？输入4输入>4输出=输入+0011输出=输入-0011加/减法器比较器输出AGTBOUT=0比较器输出AGTBOUT=1不用比较器可以实现吗？58分析，已知电路输入X=X1X0，输出Y=Y4Y3Y2Y1Y0，求X和Y的关系。58举例若X为2位二进制整数，要实现Y=5X呢？若X=X3X2X1X0为4位二进制数，要实现Y=5X？例题用加法器实现：AX6，AX5.25

设A、B为四位二进制数，试用1片四位二进制加法器实现函数Y＝4A＋B。59设计将BCD码转换成余3码的码制转换电路方案一：利用基本门电路（SSI）实现1、列真值表001101000101011001111000100110101011110000000001001000110100010101100111100010011010……1111X3~X0F3~F0d2、卡诺图化简（多输出函数）3、电路处理，得到电路图

“与-或”式“与非-与非”式

“或-与”式“或非-或非”式方案二：利用中规模集成电路MSI实现

——

译码器实现多输出函数思考：有没有更好的方法？？？设计将BCD码转换成余3码的码制转换电路一个更好的方法：余3码＝BCD码＋3——利用加法器（MSI）实现A0A1A2A3B0B1B2B3C0S0S1S2S3C474x283X0X1X2X3F0F1F2F3VCC1100举例用4位二进制加法器74x283和门电路设计一个电路，将4位余3码转换为4位格雷码。写出设计过程，并画出电路连接图。1)用4位加法器74x283将4位余3码转换为4位二进制码；2)用若干门电路将4位二进制码转换为4位格雷码。6263实现两个BCD码的加法运算思考：两个BCD码与两个4位二进制数相加的区别如果(X+Y)产生进位信号C

或在1010~1111之间需要进行修正

——结果加6利用F表示是否需要修正F=C+S3·S2·S1·S0+S3·S2·S1·S0’+S3·S2·S1’·S0+S3·S2·S1’·S0’+S3·S2’·S1·S0+S3·S2’·S1·S0’S1S0S3S2000111

1000011110111111F=C+S3·S2+S3·S164相加判别修正A0S0A1S1A2S2A3S3B0B1B2B3C0

C474x283A0S0A1S1A2S2A3S3B0B1B2B3C0

C474x283X0X1X2X3Y0Y1Y2Y3F0F1F2F3CO实现两个BCD码的加法运算

需要2个加法器，分别进行加法运算和修正判别逻辑：F=C+S3·S2+S3·S1

电路组成F实现两个BCD码的减法运算？65举例例：试用加法器和必要的门，实现2位无符号二进制数相乘。例：将2位8421BCD码转换成7位二进制码6566冒险产生原因：静态冒险：静态1型冒险：或门输入端同时向相反方向变化，导致0尖峰。逻辑表达：A+A’；静态0型冒险：与门输入端同时向相反方向变化，导致1尖峰。

逻辑表达：A·A’；判断方法：（对与或结构电路中的静态1型冒险）卡诺图中的相切现象：若某一“与项”中的一个最小项与另一“与项”中的一个最小项相邻，则可能会出现冒险；

消除：

对于相切边