数字电路 第7章(半导体存储器)

第七章半导体存储器7.1概述半导体存储器是能够存储二进制数据的半导体器件，它是固态存储器SSD(SolidStateDrives)，具有存储密度高，体积小，容量大，读写速度快，功耗低等优点。分类：掩模ROM可编程ROM(PROM--ProgrammableROM)可擦除可编程ROM(EPROM--ErasablePROM)随机存储器RAM(RandomAccessMemory)静态存储器SRAM(StaticRAM)

主要用于高速缓存和服务器内存动态存储器DRAM(DynamicRAM)按功能特点EEPROM(ElectricallyEPROM)/E2PROM只读存储器ROM(Read-OnlyMemory)FlashMemory(快闪存储器）FRAM(Ferro-electricRAM铁电存储器)SDRAM,DDR-RAM等SDRAM:SynchronousDynamicRandomAccessMemory，同步动态随机存储器DDR：DoubleDataRate，就是双数据传输模式电路结构简单，断电后数据不会丢失。正常工作状态下，可以随时向存储器写入数据或从中读取数据。3从工艺分：①双极型②MOS型主要指标：存储容量、存取速度。存储容量：用字数×位数表示，也可只用位数表示。如，某动态存储器的容量为109位/片。47.2只读存储器ROM7.2.1掩模只读存储器ROM电路结构存储矩阵地址译码器输出缓冲器掩模ROM在制造时，生产厂家利用掩模技术把数据写入存储器中，一旦ROM制成，其存储的数据就固定不变，无法更改。5ROM电路结构图6二极管与门二极管或门a.存储矩阵

存储矩阵是由许多存储单元排列而成。存储单元可以是二极管、双极型三极管或MOS管，每个单元能存放1位二值代码（0或1)，而每一个或一组存储单元有一个相应的地址代码。b.地址译码器c.输出缓冲器

输出缓冲器的作用提高存储器的带负载能力，另外是实现对输出状态的三态控制，以便与系统的总线相联。

地址译码器是将输入的地址代码译成相应的控制信号，利用这个控制信号从存储矩阵中把指定的单元选出，并把其中的数据送到输出缓冲器2.二极管ROM电路2位地址输入码和4位数据输出的ROM电路。其地址译码器是由4个二极管与门构成，存储矩阵是由二极管或门构成，输出是由三态门组成的。其中：地址译码器是由4个二极管与门组成，A1、A0称为地址线，译码器将4个地址码译成W0～W34根线上的高电平信号。W0～W3叫做字线。存储矩阵是由4个二极管或门组成，当W0～W3每根线分别给出高电平信号时，都会在D0～D34根线上输出二进制代码，D0～D3称为位线（或数据线）。A0~An-1W0W(2n-1)字线位线输出端的缓冲器用来提高带负载能力，并将输出的高低电平变换成标准的逻辑电平。同时通过给定EN

信号实现对输出的三态控制，以便与总线相联。在读出数据时，只要输入指定的地址代码，同时令EN

＝0,则指定的地址内各存储单元所存数据便出现在数据输出端。地址数据A1A0D3D2D1D0001010010100101011110001真值表输入变量输出变量简化画法：凡是有二极管的位置，均用交叉点“.”表示，并且省略电阻、输出缓冲器和电源等符号。注：

a.通常将每个输出的代码叫一个“字”（WORD），W0~W1为字线，D0~D3为位线，其相交叉的点就是一个存储单元，其中有二极管的相当于存1，没有二极管相当于存0。因此交叉点的数目即为存储单元数。习惯上用存储单元的数目表示存储器的存储量（容量）即b.二极管ROM的电路结构简单，故集成度可以做的很高，可批量生产，价格便宜。c.可以把ROM看成一个组合逻辑电路，每一条字线就是对应输入变量的最小项，而位线是最小项的或，故ROM可实现逻辑函数的与－或标准式。存储容量＝字数×位数如上述ROM的存储量为4×4＝16位。16ROM数据表7.2.2可编程只读存储器（PROM）PROM的整体结构和掩模ROM一样，也有地址译码器、存储矩阵和输出电路组成。但在出厂时存储矩阵的交叉点上全部制作了存储单元，相当于存入了1.三极管的be结接在字线和位线之间，相当于字线和位线之间的二极管。快速熔断丝接在发射极，当想写入0时，只要把相应的存储单元的熔断丝烧断即可。但只可编写一次。编程时VCC和字线电压提高187.2.3可擦除的可编程只读存储器（EPROM）EPROM：指通过紫外线照射进行擦除E2PROM：指通过电信号进行擦除通过电信号进行擦除的PROM还有快闪存储器（FlashMemory）2023/1/31数电7.3随机存储器（RAM）

随机存储器也叫随机读/写存储器，即在RAM工作时，可以随时从任一指定的地址读出数据，也可随时将数据写入指定的存储单元。其特点是：读、写方便，使用灵活。缺点是：存入的数据易丢失（即停电后数据随之丢失）。分类：静态随机存储器（SRAM）和动态随机存储器（DRAM）。7.3.1静态随机存储器（SRAM）一、SRAM的结构和工作原理SRAM电路一般由存储矩阵、地址译码器和读/写控制电路（也叫输入/输出电路）三部分组成，其框图如图7.3.1所示。其中：*存储矩阵：它是由许多存储单元排列而成，每个存储单元都能存储1位二值数据（1或0)，在译码器和读/写电路的控制下，即可写入数据，也可读出数据。图7.3.1*地址译码器：

地址译码器一般都分为行地址译码器和列地址译码器两部分。行地址译码器将输入的地址代码的若干位A0~Ai译成某一条字线的输出高、低电平信号，从存储矩阵中选中一行存储单元；列地址译码器将输入地址代码的其余几位Ai＋1~An－1译成某一根输出线上的高、低电平信号，从字线选中的一行存储单元中再选1位（或几位），使这些被选中的单元经读/写控制电路与输入/输出接通，以便对这些单元进行读、写操作。*读/写控制电路:

读/写控制电路用于对电路的工作状态进行控制。当读/写控制信号R/W=1时，执行读操作，将存储单元里的数据送到输入/输出端上；当R/W

＝0时，执行写操作，加到输入/输出端上的数据被写入存储单元中。在读/写控制电路中另设有片选输入端CS

。当CS

＝0时，RAM为正常工作状态；当CS

＝1时，所有的输入/输出端均为高阻态，不能对RAM进行读/写操作。7.4存储容量的扩展

当使用一片ROM或RAM器件不能满足对存储容量的需求时，则需要将若干片ROM或RAM组合起来，构成更大容量的存储器。存储容量的扩展方式有两种：位扩展方式和字扩展方式。7.4.1位扩展方式

若每一片ROM或RAM的字数够用而位数不足时，应采用位扩展方式。接法：将各片的地址线、读写线、片选线并联即可用8片1024×1的RAM构成1024×8的RAM接线图。7.4.1位扩展方式7.4.2字扩展方式适用于每片RAM,ROM位数够用而字数不够时1024x8RAM例：用四片256x8位→1024x8位RAM0001110110111011011111102023/1/31数电

如果一片RAM或ROM的位数和字数都不够，就需要同时采用位扩展和自扩展方法，用多片组成一个大的存储器系统，以满足对存储容量的要求。例7.4.2试用256×4位的RAM，用复合扩展的方法组成1024×8位的RAM。要求：①画出连线图；②指出当R/W=1，地址为0011001100时，哪个芯片组被选通？③指出芯片组(1)、(2)、(3)、(4)的地址范围。解：（1)先用位扩展方式构成256×8位的RAM，其连线图如图7.4.5所示；2023/1/31数电再由字扩展方式构成1024×8位RAM，如图7.4.6所示，所以一共用了8片256×4位的RAM。2023/1/31数电(2)当地址码为0011001100,且R/W=1

时，A9A8=00，256×8(1)组被选中，其他组被封锁。(3)256×8(1)的地址为（0000000000)B~(0011111111)B;256×8(2)的地址为（0100000000)B~(0111111111)B;256×8(3)的地址为（1000000000)B~(1011111111)B;256×8(4)的地址为（1100000000)B~(1111111111)B。32将4片2568位扩展为10248位存储器字长1024字节，需要10根地址线（A0~A9）A8~A9：地址译码器地址输入四个芯片的地址范围是：第一片：000H~0FFH第二片：100H~1FFH第三片：200H~2FFH第四片：300H~3FFH整个地址范围：000H~3FFH0000000000~00111111110100000000~01111111111000000000~10111111111100000000~11111111113316根地址线，扩展64K存储器8只2764（8k8位）存储器地址为2764（0）：0000H~1FFFH；2764（1）：2000H~3FFFH；2764（2）：4000H~5FFFH；2764（3）：6000H~7FFFH；2764（4）：7000H~9FFFH；2764（5）：A000H~BFFFH；2764（6）：C000H~DFFFH；2764（7）：E000H~FFFFH347.5用存储器实现逻辑函数输入变量：A1、A0输出变量：D0