第四章PSoC35系统集成

第4章PSoC3/5系统集成

Chapter4SystemIntegrationofPSoC3/5PSoC3/5系统集成

--前言

本章主要介绍PSoC3/5集成的公共资源，其中包括：时钟管理单元，电源管理单元和复位单元，I/O系统和布线等内容。在时钟管理单元部分，主要介绍了内部振荡器，外部振荡器和时钟分配等；在电源管理部分，主要介绍了电源模式、升压转换器模式；在复位单元部分，主要介绍了复位模块功能和复位源；在I/O系统和布线部分，主要介绍了I/O系统特性，I/O引脚特性和I/O其它特性等内容。PSoC3/5系统集成

--时钟管理时钟系统用于在PSoC系统内产生、分配和分布时钟。对于大多数的系统，不需要外部的晶体振荡器。内部主振荡器（InternalMainOscillator，IMO）和相位锁相环（PhaseLockedLoop，PLL）一起能产生最高66/80MHz时钟。额外的内部和外部时钟源允许每个设计优化精度、功耗和开销。所有的系统时钟源能在16位的时钟分频器和UDB内，产生其它的时钟频率满足用户应用需要，比如UART波特率生成器。PSoC3/5系统集成

--时钟管理时钟的生成和分配是通过PSoCCreatorIDE图形化界面自动完成的。这是基于完整地系统要求，大大加速了设计的进程。

PSoCCreator允许设计者用最小的输入建立时钟系统。设计者能指定期望的时钟频率和精度。PSoC3/5系统集成

--时钟管理时钟系统的主要功能主要包括：

1）七个通用的时钟源：3-62/74MHzIMO，3MHz的精度为±1%；4-33MHz外部晶体振荡器（MHzECO）；时钟倍频器为USB模块提供了倍频时钟输出；来自外部的I/O或者其它逻辑的DSI信号；来自IMO，MHzECO，DSI的24-67/80MHz部分的PLL；时钟倍频器；1kHz，33kHz，100kHz的ILO用于看门狗定时器（WDT）和休眠定时器；32.768kHz外部晶体振荡器用于实时时钟RTC；PSoC3/5系统集成

--时钟管理2）IMO有一个USB模式，自动锁定到USB总线时钟，而不需要用于USB的外部的晶体振荡器；3）独立来源的分频器；4）8个16位的时钟分频器用于数字系统；5）4个16位时钟分频器用于模拟系统；6）专用的16位的分频器用于CPU总线和CPU时钟；7）PSoCCreator的自动时钟配置；PSoC3/5系统集成

--时钟管理振荡器的性能指标源FminFmin公差FmaxFmax公差启动时间IMO3MHz±1%62/74MHz±7%最大10usMHzECO4MHz取决于晶体33MHz取决于晶体典型5ms，最大取决晶振DSI0MHz取决输入66MHz取决输入取决输入PLL24MHz取决于输入67/80MHz取决于输入最大250uS倍频器12MHz取决于输入48MHz取决于输入最大1uSILO1kHz-50%，+100%100kHz-55%，+100%在低功耗下，最大15mskHzECO32kHz取决晶振32kHz取决晶振典型500ms，最大取决晶体PSoC3/5系统集成

--时钟管理时钟管理

--内部振荡器

1．内部主振荡器IMO

在大多数设计中，IMO（精度±1%）是所要求的唯一的时钟源，IMO操作不需要外部元件和输出一个稳定时钟。IMO和PLL一起产生最高系统工作频率。

IMO提供时钟输出为3，6，12，24，48和62/74MHz。时钟管理

--内部振荡器2．时钟倍频器时钟倍频器提供输入时钟频率两倍的时钟输出。时钟倍频器的频率输入范围为6-24MHz（提供输出的范围为12-48MHz）。它能使用来自IMO，MHzECO或者DSI（外部引脚）的输入时钟。时钟倍频器典型的用于USB的时钟。时钟管理

--内部振荡器

3．相位锁相环

PLL使低频和高精度的时钟合成到高频时钟。PLL块使得基于不同的输入源产生时钟频率。PLL输出时钟频率范围为24-67/80MHz。

PLL的输入和反馈分频器支持4032个离散的比率可以建立任何所需要的系统时钟频率。PLL输出时钟的精度取决于输入时钟源的精度。

PLL最通常的用法是将在3MHz的IMO进行倍乘，这样可以产生最高频率的精确CPU和系统时钟。时钟管理

--内部振荡器

PLL可以在250us内锁定相位。可以配置使用来自IMO，MHzECO或DSI的时钟源。当PLL锁定后（使用一个比特来标识PLL锁定状态），就可以使用这些时钟源。锁定信号通过DSI连接来产生中断。在进入低功耗模式前，禁止PLL。时钟管理

--内部振荡器

4．内部低速振荡器

ILO为低功耗提供了低频时钟，包括WDT，休眠定时器。ILO产生三个不同的时钟1kHz，33kHz和100kHz。

1kHz时钟（CLK1K）典型的用在背景“心跳”定时器。这个时钟用于低功耗的监控操作，比如WDT和长时间的休眠间隔。中心时间轮（Centraltimewheel,CTW）是一个1kHz，自由运行的，由ILO驱动的13位定时器。除了“冬眠”模式和CPU在调试模式下停止运行以外的其它情况，CTW总是使能的。CTW也用于产生周期性的中断用于定时目的或者从低功耗模式下唤醒系统。CPU能复位CTW。时钟管理

--内部振荡器

CTW能被配置用来周期性的唤醒系统和选择产生中断。这就使得灵活的、周期性的从低功耗模式唤醒或者非精确时序应用。要求精确定时的系统时,使用实时时钟的能力而不使用CTW。

100kHz时钟（CLK100K）是一个低功耗的时钟用来运行CPU。它能产生时间间隔，比如使用快速时间轮（fasttimewheel,FST）产生快速休眠间隔。FST可设置为当到达预设的时间值后自动复位。这就使得比使用CTW，具有能更高频的灵活和周期性的唤醒CPU的能力。FST能在计数到达预设值后产生可选的中断。时钟管理

--外部振荡器

1．MHz外部晶体振荡器

MHz外部晶体振荡器（ExternalCrystalOscillator，ECO）使用外部的晶振提供高频，高精度的时钟驱动。它支持宽范围的晶体类型，范围为4-33MHz。当和PLL一起使用时，能产生最高的CPU和系统时钟。

GPIO引脚连接到外部的晶体和电容是固定的。MHzECO精度取决于所选择的晶体。时钟管理

--外部振荡器

2．32.768kHzECO32.768kHz的外部晶体振荡器提供了高精度的定时（最小功耗）。32kHzECO和休眠定时器直接连接为实时时钟（RealTimeClock，RTC）提供时钟源。RTC使用1秒的中断间隔使得在CPU内实现RTC的功能。振荡器工作在两个不同的功耗模式下。GPIO引脚连接到外部的晶体和电容是固定的。时钟管理

--外部振荡器图

MHzECO结构图图

32kHzECO结构时钟管理

--外部振荡器

3．数字系统互联

DSI为与I/O连接的外部时钟提供了布线连接。振荡器也能在芯片内的数字系统和UDB内产生。当基本的DSI时钟输入提供访问所有时钟资源的时侯，最多8个其它的DSI时钟（内部或外部生成的）可以直接连接到8个数字时钟分频器上。只有存在多个高精度时钟源的情况下才是可能的。时钟管理

--时钟分配及USB时钟

所有的7个时钟源都输入到中心时钟分配系统。分配系统用于产生多个高精度的时钟。这些时钟根据用户的要求定制，消除了那些通常在与外设连接的有限分辨率标定器所发现的问题。时钟分配系统产生下面的时钟树：系统时钟用于选择和提供系统中最快的时钟，用于通用的系统时钟要求和PSoC芯片的时钟同步；总线时钟16位分频器使用系统时钟来产生系统总线时钟用于数据传输和CPU。CPU时钟直接来自总线时钟；时钟管理

--时钟分配及USB时钟8个可编程的16位的时钟分频器产生数字系统时钟用于数字系统的使用。数字系统时钟能产生来自7个时钟源的定制的时钟。比如：波特率生成器、精确的PWM周期和定时器时钟等。如果要求多于8个时钟分频器，UDB和固定功能的定时器/计数器/PWM也能产生时钟。4个16位的时钟分频器产生时钟用于模拟系统元件，比如：ADC和混频器。模拟时钟分频器提供了抖动控制来保证关键的模拟事件不会和数字开关事件同时发生。这用于减少模拟系统噪声。时钟管理

--时钟分配及USB时钟每个时钟分频器是由8输入的复用开关、一个16位的时钟分频器（除2或更高）产生50%占空比的数字时钟，系统时钟再同步逻辑和消抖逻辑。来自数字时钟树的输出能布线连接到数字系统互联和返回到时钟系统作为输入，允许时钟链最大到达32位。时钟管理

--时钟分配及USB时钟

USB时钟域是独一无二的，它和主时钟网络是异步操作的。

USB逻辑包含到芯片的同步总线接口，同时运行一个异步时钟来处理USB数据。

USB逻辑要求48MHz的时钟频率。这个频率能从不同的源产生，包含48MHz的DSI时钟或者内部24MHz振荡器的倍频值，DSI信号或者晶体振荡器。PSoC3/5系统集成

--电源管理PSoC3/5系统集成

--电源管理

PSoC3/5的电源系统由独立的模拟VDDA、数字VDDD、I/OVddiox供电引脚构成。电源系统包含两个内部的1.8V的电源管理器，用于为内部核逻辑提供数字Vccd和模拟电源Vcca。PSoC3/5系统集成

--电源管理电源Vccd和Vcca每个输出引脚必须外接去耦合电容。Vccd引脚必须尽可能短的连接在一起，连接到1uF±10%的X5R电容。电源系统也包含休眠管理器，I2C电源管理器和冬眠管理器。电源管理

--电源模式

电源模式有：活动（Active）、交替活动（AlternateActive）、休眠（Sleep）和冬眠（Hibernate）。

电源模式电源模式描述进入条件唤醒源活动时钟管理器Active操作基本模式，所有外设可用（可编程）唤醒、复位、手工寄存器进入任何中断任何（可编程）所有管理器可用。如果使用外部管理，数字和模拟管理器能被禁止AlternateActive类似于Active模式，典型配置用于很少的外设活动，减少功耗。一个可能的配置是关闭CPU和Flash，全速运行外设手工寄存器进入任何中断任何（可编程）所有管理器可用。如果使用外部管理，数字和模拟管理器能被禁止电源管理

--电源模式电源模式描述进入条件唤醒源活动时钟管理器Sleep所有子系统自动禁止手工寄存器进入比较器、PICU，I2C，RTC，CTW，LVDILO/kHzECO所有数字和模拟管理器“嗡嗡”，如果使用外部管理，数字和模拟管理器能被禁止Hibernate所有子系统自动禁止最低功耗消耗模式，除了“冬眠”管理器使能外，所有的外设和内部管理器被禁止，配置和存储器内容被保留。

手工寄存器进入PICU只有冬眠管理器活动

电源模式电源管理

--电源模式活动是主处理模式。它的功能是可配置的。通过使用独立的电源配置模板寄存器,使能或者禁止每个电源可控制的子系统。在交替活动模式下，使能很少量的子系统被，这样就降低了系统功耗。在休眠模式下，大部分资源被禁止，而不考虑模板设置。休眠模式被优化提供了定时的休眠间隔以及RTC时钟功能。最低功耗模式是“冬眠”，保留了寄存器和SRAM的状态，但是没有时钟，只允许来自I/O的唤醒。电源管理

--电源模式休眠模式唤醒时间电流（典型）代码执行数字源模拟源可用时钟源唤醒源复位源Active-2mA是所有所有所有-所有AlternateActive-TBD用户定义所有所有所有-所有Sleep<15us2uA否I2C比较器ILO/kHzECO比较器、PICU，I2C，RTC，CTW，LVDXRES,LVD,WDRHibernate<100us300nA否无无无PICUXRES电源管理

--电源模式图电源模式状态变换电源管理

--电源模式1．活动模式活动模式是芯片基本的操作模式。当处于活动模式，活动配置模板比特控制位用于控制可用的资源，使能或者禁止使用这些资源。当资源被禁止使用时，数字时钟被“门控”，禁止模拟偏置电流，漏电流也被合理的降低。用户固件通过设置和清除活动配置模板内的比特位，动态地控制子系统的功耗。CPU能禁止本身，在这种情况下，CPU在下一个唤醒事件中被自动的重新使能。当唤醒事件发生时，全局模式总是返回到活动模式，自动的使能CPU，而不考虑模板的设置情况。活动模式是启动时默认的全局电源(Power）模式。电源管理

--电源模式

2．交替活动模式交替活动模式和活动模式类似。在交替模式下，使能很少的子系统，这样可以降低系统功耗。一个可能的配置是关闭CPU和Flash，全速运行外设。

3．休眠模式当恢复时间15us是可接受的，休眠模式减少功耗模式。唤醒时间被用来确保电源管理器输出足够稳定以便进入活动模式。电源管理

--电源模式

4．冬眠模式在冬眠模式，几乎所有内部功能被禁止。内部电压降低到最低水平保持重要系统的“生命力”。在冬眠模式下保留配置状态和SRAM数据。被配置成数字输出的GPIO保持先前的值，外部的GPIO引脚中断设置被保存。芯片只能从冬眠模式返回用于响应外部I/O中断。从冬眠模式中的恢复时间小于100us。电源管理

--电源模式

5．唤醒事件唤醒事件是可配置的，来自一个中断或者芯片的复位。唤醒事件恢复系统到活动模式。中断源包括：内部产生的中断、电源监控器、CTW和I/O中断。内部的中断源可以来自不同的外设，比如：模拟比较器和UDB。CTW提供了周期性的中断来允许系统唤醒，轮询外设，或者执行实时功能。复位事件源包括：外部复位引脚XRES，WDT和精确复位PRES。电源管理

--升压转换器

PSoC应用时，其供电电压可以低于1.71V，比如太阳能或单个锂电池供电，可能使用片上的升压转化器（boostconverter）。升压转化器用于系统要求操作的电压高于供电电压的应用。比如，在3.3V的系统中驱动5V的LCD。升压转换器接受的输入电压可以低到0.5V。通过一个低成本的电感，它生成一个可选择的输出电源，提供足够的电流来操作PSoC和其他板上元件。电源管理

--升压转换器

升压转换器接收输入电压从0.5V~5.5V（Vbat）。转换器提供一个用户可配置1.8V-5.0V输出电压Vboost（Vbat<Vboost）。如果Vbat>Vboost，则Vbat=Vboost。块可以传递最大50mA（Iboost）(取决于配置)。电源管理

--升压转换器图升压转换器的应用电源管理

--升压转换器

四个引脚和升压转换器相关，包括：Vbat，Vssb，Vboost，Ind。升压输出电压在Vboost引脚被检测，必须直接连接到芯片的供电输入。一个电感连接到Vbat和Ind引脚之间。设计者可以优化电感的值来增加升压转换器的效率（基于输入电压、输出电压电流和开关频率）。当Vboost>3.6V时，使用外部的肖特基二极管。电源管理

--升压转换器升压转换器可以工作在两种不同的模式：活动或待机模式。活动模式是普通的操作模式，在这种模式下升压转换器产生调节的输出电压。在待机模式下，几乎禁止升压功能，这样就降低了升压电路的功耗。在待机模式下，转换器能被配置成提供低功耗，低电流的调节。当输出电压低于编程值时，外部的32kHz晶振能被用来在时钟的上升沿和下降沿产生电感升压脉冲，这叫做自动锤打模式（automaticthumpmode,ATM）。电源管理

--升压转换器升压在活动模式下典型的吸收200uA电流，而在待机模式下吸收12uA电流。升压操作模式减少了总体的芯片功耗。

电源管理

--升压转换器芯片和升压模式兼容性芯片电源模式升压模式芯片活动模式升压能工作在活动或待机模式芯片休眠模式升压能工作在活动或待机模式，然而，推荐升压工作在待机模式用于降低功耗芯片冬眠模式升压只能工作在活动模式。然而，推荐在芯片冬眠模式不使用升压，这是由于在升压活动模式下的大电流消耗。电源管理

--升压转换器

开关频率设置为100kHz，400kHz，2MHz，或者32kHz用于优化效率和元件开销。使用振荡器内部到升压转换器模块，能产生100kHz，400kHz，2MHz开关频率。当选择32kHz开关频率时，时钟来源于32kHz外部晶体振荡器。32kHz的外部时钟是最基本专用于升压待机模式。如果在一个应用中，没有使用升压转换器，将Vbat，Vssb和Vboost引脚接地，不连接Ind引脚。复位

--复位模块功能介绍

PSoC3/5有多个内部和外部复位源。图4.7给出了复位的结构图，复位源包括：

1.电源监控当上电、活动和休眠状态下，在几个不同模式，模拟和数字电源电压，VDDA，VDDD，Vcca和Vccd\被监控。如果任何一个电压超出了预先设置的范围，就会产生复位。监控器是可编程的，在达到复位门槛前的某些条件下，用来向CPU产生中断。复位

--复位模块功能介绍复位

--复位模块功能介绍

2.外部芯片能通过按下复位引脚（XRES为低），来产生复位。XRES引脚包括一个内部的上拉电阻到Vddio1。VDDD，VDDA，Vddio1必须在脱离复位状态前供电。

3.看门狗定时器看门狗定时器用于监控处理器指令的执行。如果看门狗定时器在给定的时间周期内没有被处理器复位，那么看门狗定时器将产生复位信号。复位

--复位模块功能介绍

4．软件

PSoC3/5能在软件的控制下产生复位。系统复位是指处理器、模拟和数字外设和寄存器都被复位。复位状态寄存器保存最近的复位或者电源电压监控中断。程序可以查看寄存器来检测和报告异常条件。复位

--复位模块功能介绍

1．IPORIPOR为上电复位，即上电时，IPOR监测VDDD和VDDA的电压（直接在引脚和相对应的内部电源管理器）。防护电平（triplevel）精度不高，设置为1V，这个设置电压低于最低指定的操作电压，但是足够高以用于内部的电路复位和保持它们复位状态。监控器生成一个复位脉冲，最少为100ns宽度。如果一个或多个电压上升速度慢的话，这个脉冲可以更宽。当内部的数字供电是稳定的，保持IPOR的电源被禁止（即不保持IPOR的电源）。电源监控然后转到了高精度的低电压的复位电路PRES。当电压足够高到可以释放PRES时，启动IMO。复位

--复位模块功能介绍

2．PRESPRES为高精度的低电压复位。当上电后，电路监控器监控模拟和数字内部管理器的输出。管理器输出与高精度参考电压进行比较。PRES的响应过程和IPOR的响应过程是一样的。在普通操作模式下，程序不能禁止数字PRES电路。能禁止模拟电源管理器，这样也就禁止了模拟部分的PRES。在休眠和冬眠模式下，PRES电路被自动禁止，一个例外是在休眠模式下，管理器被周期性的激活来提供监控服务以减少唤醒时间。在这些时间，PRES电路也“嗡嗡（buzz）”以允许周期性的电压监控。复位

--复位模块功能介绍

3．ALVI，DLVI，AHVIALVI，DLVI，AHVI为模拟/数字低电压中断，模拟高电压中断。中断电路可用于检测VDDA和VDDD是否超过了电压范围。对于AHVI，VDDA与一个固定防护电平比较。对于ALVI和DLVI，VDDA和VDDD与一个可编程的防护电平比较。ALVI和DLVI，也能配置产生芯片复位而不是中断。复位

--复位模块功能介绍模拟/数字低电压中断，模拟高电压中断中断供电电压范围可用的短路电平精度DLVIVDDD1.71V-5.5V1.70V-5.45V（在250mV增量内）±2%ALVIVDDA1.71V-5.5V1.70V-5.45V（在250mV增量内）±2%AHVIVDDA1.71V-5.5V5.75V±2%

监控器被禁止，一直到IPOR后为止。在休眠模式下，这些电路被周期性的唤醒。如果一个中断在“嗡嗡”的时候产生，系统首先进入到唤醒序列。然后，中断被识别和服务。复位

--其它复位源

1．XRES

PSoC有一个GPIO引脚能被配置作为一个外部复位或专用的外部复位（ExternalReset，XRES）引脚。当专用的XRES引脚或者GPIO引脚被配置后，引脚为低电平时，器件处于复位状态。对XRES的响应和IPOR是相同的。通过拉低外部复位引脚来复位整个系统，该引脚它包含一个内部的到Vddio1上拉电阻。在休眠和冬眠模式下，XRES是活动的。复位

--其它复位源2．SRES

软件复位（SoftwareReset，SRES）能在程序的控制下通过设置软件复位寄存器的位来使用。这可以直接通过程序或间接的通过DMA访问来实现。对SRES的响应和IPOR之后是相同的。复位

--其它复位源

3．DRES

数字逻辑复位（DigitalReset，DRES）能来自UDB或者其他逻辑外设源（通过DSI到可配置的XRES引脚P1[2]），来产生硬件控制的复位。引脚必须被放置在XRES模式。对DRES的响应和IPOR是相同的。复位

--其它复位源

4．WRES

看门狗复位（WatchdogReset，WRES）用于监控软件程序没有长时间的正确执行程序。当程序周期性的复位看门狗时，看门狗正确运行。如果看门狗在用户定义的时间内没有复位，则产生WRES。注意：IPOR禁止看门狗功能。程序通过设置寄存器在代码合适的地方使能看门狗功能。一旦设置该位时，不能再次清除该位（只有IPOR可以清除）。I/O系统和布线

--I/O系统特性

PSoC的I/O非常灵活。每个GPIO都具有模拟和数字I/O的性能。所有的I/O都有很多驱动模式，这些驱动模式在POR时进行设置。PSoC通过Vddio引脚也提供了最多4个单独的I/O电压域。在PSoC上有两种类型的I/O引脚；与USB相关的提供了第三类的引脚。通用输入/输出（GeneralPurposeI/O,GPIO）和特殊输入输出（SpecialI/O，SIO）提供了相似的数字功能，它们的区别在于模拟电路能力和驱动能力。包含USB的PSoC提供了两个USBIO引脚支持指定的USB功能和有限的GPIO能力。I/O系统和布线

--I/O系统特性所有的I/O都可用于数字输入和输出。此外，所有的I/O都能产生中断。I/O引脚的灵活和高级能力，加上任何信号到任意引脚的连接性能，大大简化了电路和电路板的设计。所有的I/O也能用于输入，电容感应，LCD段驱动。而SIO引脚用于超出VDDA的电压和用于可变成的输出电压。I/O系统和布线

--I/O系统特性1．GPIO和SIO都支持的特性1）用户可编程的端口复位状态；2）用于最多四组I/O的单独供电和电压；3）数字外设使用DSI连接到引脚；4）CPU和DMA可访问的输入，输出，输入/输出5）每个引脚都可以是中断源，可以配置成上升沿、下降沿或者双沿。如果要求的话，通过DSI可以支持电平的中断触发。6）抖动率控制的数字输出驱动模式；7）基于端口和引脚的访问端口控制和配置寄存器；8）独立的端口读PS和写DR数据寄存器，以避免读修改写错误；9）基于引脚的特殊功能；I/O系统和布线

--I/O系统特性I/O系统和布线

--I/O系统特性2．如图所示，GPIO支持的扩展特性1）有LCD驱动的PSoC支持LCD段驱动；2）有电容感应（CapSense）驱动的PSoC支持CapSense；3）模拟输入和输出能力；4）连续的100uA钳位电流能力；5）标准驱动能力降到1.71V；I/O系统和布线

--I/O系统特性图SIO块图I/O系统和布线

--I/O系统特性3．如图所示，SIO支持的扩展特性1）比GPIO强的驱动能力；2）热插拔能力（5V的容限）；3）可编程和管理的高输入，输出驱动电平可降到1.2V；4）无模拟输入、电容感应和LCD驱动能力；5）过电压容限最大5.5V；6）SIO能作为通用的模拟比较器；I/O系统和布线

--I/O系统特性图USB块图I/O系统和布线

--I/O系统特性4．如图所示，USBIO特性1）全速USB2.0；2）用于通用目的的最大驱动能力；3）用于CPU和DMA的输入，输出，输入/输出；4）数字输出（CMOS）驱动模式；5）每个引脚是中断源，可配置为上升沿，下降沿，或双沿。I/O系统和布线

--I/O引脚模式

GPIO和SIO引脚可以单独的配置成下图所示的任何一种模式。每个引脚使用三个配置位DM[2:0]，在寄存器PRTxDM[2:0]中设置。下表给出了每种配置模式下的具体配置值。I/O系统和布线

--I/O引脚模式高阻模拟高阻数字上拉下拉开漏驱动低开漏驱动高强驱动上拉和下拉

驱动模式I/O系统和布线

--I/O引脚模式驱动模式设置模式编号驱动模式PRTxDM2PRTxDM1PRTxDM0PRTxDR=1PRTxDR=00高阻模拟000高阻高阻1高阻数字001高阻高阻2上拉010电阻高（5K）强低3下拉011强高电阻低（5K）4开漏驱动低100高阻强低5开漏驱动高101强高高阻6强驱动110强高强低7上拉和下拉111电阻高（5K）电阻低（5K）I/O系统和布线

--I/O引脚模式注意，实际的I/O引脚电压由所选择的驱动模式和引脚的负载所决定。比如：如果一个GPIO引脚配置成上拉和驱动高，而引脚是浮空的，则该引脚测量到的电平为高逻辑状态。如果相同的GPIO引脚被外部下拉到地，则该引脚测量到的电平为低逻辑状态。I/O系统和布线

--I/O引脚模式1.高阻模拟为默认的复位状态，关闭所有的输出驱动器和数字输入缓冲区。这样就避免由于来自浮空的电压引起的流入数字输入缓冲区的电流。这个状态被推荐用于浮空或者支持模拟电压的引脚。高阻模拟引脚不提供数字输入功能。为了实现在休眠模式下的最低芯片电流，所有的I/O必须配置成高阻模拟模式或者引脚驱动一个电源轨（通过PSoC芯片或者外部电路）。I/O系统和布线

--I/O引脚模式2.高阻数字使能输入缓冲区用于数字信号输入。这是一个标准的高阻状态推荐用于数字输入。3．上拉或下拉上拉或下拉各自在一个数据状态下提供串行电阻，并且为其它提供了强驱动能力。在这些模式下，引脚能被用于输入/输出。这些模式通常用于驱动机械开关。4．开漏，驱动高和开漏，驱动低开漏模式提供在一种数据状态下的高阻，并且为其它提供了强驱动能力。引脚能被用于数字输入/输出。一个典型的应用是驱动I2C总线上的信号线。I/O系统和布线

--I/O引脚模式

5．强驱动在高或低状态下提供一个强的CMOS输出驱动。这是引脚标准的输出模式。在通常情况下，强驱动模式引脚不得用作输入。这个模式经常用于驱动数字输出信号或者外部的FET。

6．上拉和下拉与上拉或下拉模式类似，区别是总是存在串行电阻。高数据状态被上拉，低数据状态被下拉。这个模式通常用于当其它可能引起短路的信号用来驱动总线。I/O系统和布线

--I/O其它特性

1．引脚寄存器用来配置和作用与引脚的寄存器有两种形式，这两种形式可以被互换使用。所有的I/O寄存器以标准的端口形式使用，即寄存器的每一位对应于一个端口引脚。这个寄存器形式是高效的用于同时快速重配置多个端口引脚。

I/O寄存器也可以以引脚形式使用，即连接8个最常使用的端口寄存器位到一个用于每个引脚的单个寄存器。这使得使用单次寄存器写，就可以实现各自引脚更快速的配置变化。I/O系统和布线

--I/O其它特性

2．双向模式高速双向模式能力允许引脚提供用于数据输入信号的高阻数据驱动模式和一个用户选择的第二种驱动模式（使用PRTxDM[2:0]寄存器设置），比如同一引脚用于输出信号的强驱动模式（基于辅助总线控制信号状态）。双向模式用于处理器总线和通信接口，比如SPI的主输入从输出MISO引脚，该引脚要求动态硬件控制输出缓冲区。辅助控制总线可以连接到最多16个UDB或者外设，这些外设产生输出使能信号到一个或多个引脚。I/O系统和布线

--I/O其它特性

3．抖动率限制模式

GPIO和SIO引脚有快和低输出抖动率选项，用于强和开漏驱动模式。由于较慢的边沿速率选项可以降低EMI，所以在不要求速度（<1MHz）时，推荐使用这个选项。快速抖动率选择用于1MHz-33MHz之间的速度要求。每个引脚通过PRTxSLW寄存器，对每个引脚的抖动率进行进行独立的配置。I/O系统和布线

--I/O其它特性4．引脚中断所有的GPIO和SIO引脚都能产生中断。每个端口的所有8个引脚，连接到它们自己的端口中断控制单元（PortInterruptControlUnit，PICU）和相关的中断向量

。端口的每个引脚是独立的，可配置来检测上升沿、下降沿，双沿中断或者不产生中断。

I/O系统和布线

--I/O其它特性取决于每个引脚的配置模式的设置，每当引脚上产生一个中断事件，它相应的中断状态寄存器的状态位设置为‘1’和中断请求送到中断控制器。每个PICU在中断控制器中有自己的的中断向量和引脚状态寄存器，用来确定中断源到引脚级别。端口引脚中断在休眠模式下保持活动，允许使用外部中断唤醒PSoC。不直接支持对于电平引起的中断，当需要支持电平引起的中断时，UDB提供了这个功能。I/O系统和布线

--I/O其它特性

5．输入缓冲区模式

GPIO和SIO输入缓冲区能在端口级上进行配置用于默认的CMOS输入门槛或者可选的LVTTL输入门槛。所有的输入缓冲区和施密特触发器一起用于输入迟滞。此外，能在任何驱动模式下禁止各自引脚的输入缓冲区。I/O系统和布线

--I/O其它特性

6．I/O供电支持取决于芯片和封装，提供最多四个I/O引脚供电。每个I/O电源小于或等于芯片的VDDA引脚电源。这个特性允许用户提供不同的I/O电平标准用于芯片上不同的引脚。

SIO也支持额外的管理用于与外部信号接口的高[输出电平能力，这些外部信号的电压低于各自的Vddio电压。I/O系统和布线

--I/O其它特性

7．模拟连接这些连接只用于GPIO引脚。所有GPIO引脚可以被用于模拟输入或输出。加在引脚上的模拟电压不能超过GPIO所属的Vddio的电压值。每个GPIO可以连接到一个模拟全局总线或者一个模拟开关总线上，来连接任何引脚到任何内部的模拟资源，比如ADC或者比较器。此外，选择引脚提供直接连接到特定的特性，比如：高电流DAC或者放大器。I/O系统和布线

--I/O其它特性

8．CapSense

只应用于GPIO。所有的GPIO能被用于创建电容感应的按钮或者滑块。

9．LCD段驱动只应用于GPIO。所有的GPIO能被用于产生段和公共驱动信号，用于驱动LCD屏。

10．可调输出电平只应用于SIO引脚。SIO端口引脚支持提供一个调节的高输出电平用于与外部信号接口，这些外部信号接口电压低于SIO的Vddio的电平。SIO引脚可单独配置，或者是标准的Vddio电平或者是调节的输出（基于内部生成的参考源）。典型的，使用一个VDAC产生一个参考源I/O系统和布线

--I/O其它特性

11．可调输入电平只应用于SIO引脚。SIO引脚默认支持CMOS或者LVTTL输入电平，也支持可编程电平下的差分模式。SIO引脚被分组成一对差分线。每个差分对共享一个参考生成器模块，该模