异步FIFO验证方案方针激励代码集成电路

ＦＩＦＯ验证方案FIFO功能：8FIFO100MHz,RAM的深度256RAM中；当读时钟脉冲上升沿到来时，判断读信号是有效，则从RAM中把一个RAMRAM再写数RAMRAM读出数据一、概述：根据技术及其功能要求，对系统预确认，运行确认，性能确认等一系列活动。二、预确认：1、系统主要技术参数2、数据的读写速度3、工作电源电压4、各引脚工作电压三、模块运行确认：目的是确认系统是否完成预期设计的功能；1、将系统运行：2、验证写满标志产生逻辑：复位后先将读写信号使能0，读信号不使能)8位计cnt时间内看系统是否有产生写满标志；3、验证空标志产生逻辑：复位后先将读写信号置1(无效)，读信号使能(置0)，让系统不断的读数据，在一定时间内看系统是否有产生空标志；4、验证读地址产生模块：8rd_cnt0，在读使能和没有产生读空标志的条件下，在读时钟上升沿的到来，rd_cnt1rd_addr读地址的变化，看产生的读地址变化是有符合预期设计。5、验证写地址模块：8wr_cnt0，在写使能和没有产生写满标志的条件下，在写时钟上升沿的到来，wr_cnt1wr_addr写地址的变化，看产生的写地址变化是有符合预期设计。6、验证写数据模块：8cnt连续计数产生，并写入到存储单元中；调整计数器cnt数据一致。7、验证写数据模块：8cnt的数据是否与读出来的数据顺序和数值一致。四、系统运行确认：(1)否产生读空标志；(2)将写信号使能(0)，看写入的数据是否与设计输入的数据1，看在一定的时钟下由预期设定的读地址加1与写地址相等时，有接着将写信号使能，将读信号置1，看在一定的时钟下由预1010交替出现。仿真激励代码modulesimulus;regclk_100M; //写数据时regclk_5M; //读数据时钟regrst_n; //全局复位信号低有regwr_en; // 写使能信号低有效regrd_en; // 读使能信号低有效reg[`DATA_WIDTH-1:0wr_data; //8位数据输入信号wire[7:0]rd_data;//8位数据输出信号wirewr_full; //写满标志信号wirerd_empty; //读空标志信号reg[7:0]cnt; //仿真计数器output[7:0]rd_cnt;output[7:0]wr_cnt;reg[7:0]rd_cnt//读地址跟随计数器reg[7:0]rd_cnt//写地址跟随计数器fifofifo1(clk_100M,clk_5M,rst_n,wr_en,rd_en,wr_data,rd_data,wr_full,rd_empty);always#10clk_5M=~clk_5M;always#5 clk_100M=!clk_100M;//initialbeginrst_n =0;clk_100M=0;clk_5M =1;wr_en =0;rd_en =0;#20rst_n =end//写入数据always@(posedgeclk_100Mornegedgerst_n)beginif(!rst_n)wr_data<=8'h0;end

wr_data<=cnt;//计数器产生数据并写入存储单元always@(posedgeclk_100Mornegedgerst_n)beginif(!rst_n)cnt<=8'h38;end

cnt<=cnt+1'b1;//读地址跟随计数器always@(posedgeclk_5Mornegedgerst_n)beginif(!rst_n)rd_cnt<=8'd0;elseif(!rd_en&&!rd_empty)rd_cnt<=rd_cnt+1'b1;end//写地址跟随计数器always@(posedgeclk_100Mornegedgerst_n)begini