数电课程设计抢答器

武汉理工大学《数字电路》课程设计说明书目

录

言11.2述1.述3绍74LS148.................................................................................................4用器器4计路路路路5

武汉理工大学《数字电路》课程设计说明书形Proteus真试67.8.9表24

武汉理工大学《数字电路》课程设计说明书引言随着现代娱乐节目及其它游戏环节的需要，也为了更加完善节目的紧张气氛和观众的互动，就出现了多路智力抢答器。它是人们常用于各种需抢答比赛时用的电路器件，是一名公证的裁判员。抢答计时器的出现给人们带来极大的方便，它能准确无误地从若干名参赛者中确定出最先的抢答者，并具有计时、显示、声响等功效。1功能要求、可同时供8名选手（或代表队）参赛，其编号分别是到7，各用一个抢答按钮，按钮的编号与选手的编号相对应。给节目主持人设置一个控制开关，用来控制系统的清零(编号显示数码管灭灯和抢答的开始。、抢答器具有数据锁存和显示的功能。抢答开始后，若有选手按动抢答按钮，编号立即锁存，并数码管上显示选手的编号，同时扬声器给出声音提示；同时封锁输入电路，禁止其它选手抢答。优先抢答选手的编号一直保持到主持人将系统清零为止。、抢答器具有定时抢答的功能，且一次抢答的时间可以由主持人设定(如30秒)。当主持人启动“开始”键后，要求定时器立即进行减计时，并用显示器显示，同时扬声器发出短暂的声响，声响持续时间0．5秒左右。、参赛选手在设定的时间内进行抢答，抢答有效，定时器停止工作，显示器上显示选手的编号和抢答时刻的时间，并保持到主持人将系统清零为止；如果定时抢答的时间已到，而没有选手抢答时，本次抢答无效，系统进行短暂的报警，并封锁输入电路，禁止选手超时后抢答，定时显示器上显示。、确定设计方案，按功能模块的划分选择元、器件和中小规模集成电路，设计分电路，画出总体电路原理图，阐述基本原理。2系统框图原简述2.1抢答器组成框图1

武汉理工大学《数字电路》课程设计说明书抢答器总体框图如图2.1所示：抢答电路报警电

控制电路定时电路

显示电路图2.1

抢答器总框图2.2抢答器组成体框图按照框图，根据功能指标的要求，可以确定各个电路的组成：eq\o\ac(○,1)eq\o\ac(○,)抢答电路由优先编码电路，锁存器74LS279组成。eq\o\ac(○,2)eq\o\ac(○,)定时电路由秒脉冲产生电路NE555，同步计数器74LS192组成。eq\o\ac(○,3)eq\o\ac(○,)报警电路由脉冲产生电路NE555，扬声器组成。eq\o\ac(○,4)eq\o\ac(○,)控制电路用单稳态触发器74LS121和一些门电路实现。抢答器具体框图如下图2.2所示：2

武汉理工大学《数字电路》课程设计说明书抢答按钮

优先编码电路74LS148

锁存器74LS279

二进制/BCD编码转化

译码电路74LS48

显示电路（七段电路

显示器）主持

时序控制电路

单稳态触发器

报警电人秒脉冲产生电路

同步计数器

译码电路74LS48

显示电路（七段显示器）图2.2抢器具体图2.3原理简述定时抢答器的总体框图如上图所示，它由主体电路和扩展电路两部分组成。主体电路完成基本的抢答功能，即开始抢答后，当选手按动抢答键时，能显示选手的编号，同时能封锁输入电路，禁止其他选手抢答。扩展电路完成定时抢答的功能。定时抢答器的工作过程是：接通电源时，节目主持人将开关置于“清除”位置，抢答器处于禁止工作状态，编号显示器灭灯，定时器倒计时。当定时时间到，却没有选手抢答时，系统报警，并封锁输入电路，禁止选手超时后抢答。当选手在定时时间内按动抢答键时，抢答器要完成以下四项工作：①优先缎电路立即分辨出抢答者的编号，并由锁存器进行锁存，然后由译码显示电路显示编号；②扬声器3

武汉理工大学《数字电路》课程设计说明书发出短暂声响，提醒节目主持人注意；③控制电路要对输入编码电路进行封锁，避免其他选手再次进行抢答④控制电路要使定时器停止工作时间显示器上显示剩余的抢答时间，并保持到主持人将系统清零为止。当选手将问题回答完毕，主持人操作控制开关，使系统回复到禁止工作状态，以便进行下一轮抢答。3元器件介3.1优先编码器编码器在同一时刻内只允许对一个信号进行编码，否则输出的代码会发生混乱。优先编码器既在同一时间内，当有多个输入信号请求编码时，只对优先级别高的信号进行编码的逻辑电路，称为优先编码器。常用的集成优先编码器（8线－3线）和线－4线）两种制式。优先编码器是较常用的编码器，下面74LS148为例，介绍它的逻辑功能。此芯片为8线－3线优先编码器。图是其功能简图，图3.1(b)是管脚引线图，3.1是其真值表。图3.1芯片4

IIYIIYIIIIIIYIIIIII武汉理工大学《数字电路》课程设计说明IIYIIYIIIIIIYIIIIII表4.1功能表74LS148输入端和输端低电平有效图A）其功能简图图中电源和地未，0~输入信号，2~0为三位二制编码输出信，S1时，编器禁止编码，当S0，许编码。S是技能输出端，只有在0，而~均无编码入信号时0。EX为优先编码输出端，在00~的其中之一有号时，EX0。0~7各输入端先顺序为7级别最，级别最低。如果0有信号），则其它入端即使有输入信不起作用，此时输出只按编码，

Y

Y

000。优先编码广泛用于计算机控系统中，当有多个外申请断时，优先编器是给优级别高的备先编码。3.2译码器及应译码与编码是相反的过程，是将二进制代码表示的特定含义翻译出来的过程。能实现译码功能的组合逻辑电路称为译码器。集成译码器可分为三种，即：二进制译码器、二－十进制译码器和显示译码器。5

武汉理工大学《数字电路》课程设计说明书二进制译码器将输入的二进制代码的各种状态按特定含义翻译成对应输出信号的电路。也称为变量译码器。若输入端n位，代码组合就2n个，当然可译出个输出信号。显示译码器由译码输出和显示器配合使用，最常用的是七段译码器。其输出是驱动七段字形的七个信号，常见产品型号有74LS48、等。目前用于电子电路系统中的显示器件主要有发光二极管组成的各种显示器件和液晶显示器件，这二种显示器件都有笔划段和点阵型两大类。笔划段型的由一些特定的笔划段组成，以显示一些特定的字型和符号；点阵型的由许多成行成列的发光元素点组成，由不同行和列上的发光点组成一定的字型、符号和图形。它们的示意图见图。LED显器LED显示器件如图所示：图显器件LED是LightEmittingDiode的缩写直译为光发射二极管中文名为发光二极管由于作为单个发光元素LED发光器件的尺寸不能做的太小，对于小尺寸的显示器件，一般是笔划段型的，广泛用于显示仪表之中；大型尺寸的一般是点阵型器件，往往用于大型的和特大型的显示屏中。6

321武汉理工大学《数字电路》课程设计说明书321LED显示器件有共阴极和共阳极两类。LED发光二极管由砷化镓、磷砷化镓等半导体材料制成LED显示器件的供电电压仅几伏，可以和集成电路匹配，单个发光二极管的电流从零点几毫安到几个毫安。它是一种主动发光器件，周围光线越暗，发光显得越明亮，有红、绿、黄、橙、蓝等几种颜色。字符显示器：分段式显示是将字符由分布在同一平面上的若干段发光笔划组成。电子计算器，数字万用表等显示器都是显示分段式数字。LED数码显示器是最常见的。通常有红绿黄等颜色LED的死区电压较高工作电压大约1.5~3V驱动电流为几十毫安。图1-2是七段LED数码管的引线图和显示数字情况。74LS47译码驱动器输出是低电平有效，所以配接的数码管须采用共阳极接法；而74LS48译码驱动器输出是高电平有效，所以，配接的数码管须采用共阴极接法。数码管常用型号有BS201、等。示码动LT

abdefgI

BR

74LS48

I

B

Y

BRAAA图七段显示译码驱动器上面提到，74LS48是输出高电平有效的中规模集成七段显示译码驱动器，它的功能简图和管脚引线图如图3.2.2所示。3.3计数器十进制计数器品种很多有十进制加法计数器十进制减法计数器和十进可逆计数器下面仅以74LS192同步十进制可逆计数器为例。介绍它的功能特点。是属8421BCD码，它的功能真值表如表所示。eq\o\ac(○,1)eq\o\ac(○,)是异步清零端，且高电平有效。7

DDeq\o\ac(○,2)

武汉理工大学《数字电路》课程设计说明书是并行置数端，低电平有效，且有效。eq\o\ac(○,3)

U

和是两个时钟脉冲，当

D

，时钟脉冲由

U

端接入。并且CR0,LD

时，74LS192处于加法计数状态；当

CPU

脉冲从D端输入，且CR0,LD

时，处于减法计数状态；

CPCPDU

时，计数器处于保持状态。eq\o\ac(○,4)eq\o\ac(○,)进位端BO借位端。表3.3

真值表计数器选用汇总规模集成电路74LS192进行设计较为简便是十进制可编程同步加锁计数器它采用8421码二-十进制编码并具有直接清零置数加锁计数功能。图2-3是74LS192外引脚及时序波形图。图中

CPU

、

CPD

分别是加计数、减计数的时钟脉冲输入端（上升沿有效

是异步并行置数控制端（低电平有效、分别是进位、借位输出端（低电平有效是异步清零端，D3-D0是并行数据输入殿，是输出端。74192的功能表见下表所示。其工作原理是：当LDCR=0时，若时钟脉冲加到

CPU

端，且

CPD

。8

武汉理工大学《数字电路》课程设计说明书74SL192外引脚及时序波形图如图所示：图外脚及时序波形图则计数器在预置数的基础上完成加计数功能，当加计数到9时CO发出进位下跳变脉冲若时钟脉冲加端则计数器在预置数的基上完成减计数功能，DU当减计数到0时，BO端发出借位下跳变脉冲。由构成的三十进制递减计数器，其预置数为（00110000）=(30)。它的计数原理是:只有当低位

1

端发出借位脉冲时,高位计数器才作减计数。当高、低位计数器处于全零,且CP为0时,置数D9

D10DU233210baaab武汉理工大学《数字电路》课程设计说明书D10DU233210baaab端LD

2

=0,计数器完成并行置数,在CP

D

端的输入时钟脉冲作用下计数器再次进入下一循环减计数。74LS192是同步十进制可逆计数器，其逻辑符号和引脚排列如图a所示。V

CC

D

0

CRBOCOLDD

2CP

Q

3

Q

2

Q

1

CR

74LS192QCP

0

LD12345678（a）

D

1

Q

Q

CPCP（b）

Q

Q图逻符号和引脚排列74LS192具有述功能①异步清零：，QQQQ=0000②异步置数：，

Q3Q2Q1Q0=D3D2D1D0③保持：，

CPU=CPD=1,Q3Q2Q1Q0保持原态④加计数：CR=0,⑤减计数：CR=0,

，CPU=CP，按加法规律计数，CPU=1，按减法规律计数利用集计数器芯片方便地成任意（N进制计器。方法：①反馈归零法：是利用计数器清零端的清零作用，截取计数过程中的某一个中间状态控制清零端，使计数器由此状态返回到零重新开始计数。把模数大的计数器改成模数小的计数器。关键：是清零信号的选择与芯片的清零方式有关。异步清零方式N作为清零信号或反馈识别码其有效循环状态为0～同步清零方式以作为反馈识别码，其有效循环状态～。还要注意清零端的有效电平，以确定用与门还是与非门来引导。②反馈置数法：是利用具有置数功能的计数器，截取N到N之间的N个有效状态构成N进制计数器。其方法是当计数器的状态循环到N时，N构成的反馈信号提供置数指令于事先将并行置数数据输入端置成了的状10

bbabbabba12AC武汉理工大学《数字电路》课程设计说bbabbabba12AC态，所以置数指令到来时，计数器输出端被置N，再来计数脉冲，计数器在N基础上继续计数直至N，又进行新一轮置数、计数。关键：是反馈识别码的确定与芯片的置数方式有关。异步置数方式以

a=N+N为反馈识别码，其有效循环状态为N～N；同步置数方式以N

a=N+N-1为反馈识别码，其有效循环状态N～N。还要注意置数端的有效电平，以确定用与门还是与非门来引导。3.4555定时器

123555定时器（又称时基电路）是一个模拟与数字混合型的集成电路。按工艺分双极型

V

8

R

4和CMOS型两类，其应用非常广泛。图是555定时器内部组成框图。它主要由两个高精度电压比较器A、A一个

VTH

56

5KV5K

+-

1

R

&

Q

1

3

QRS触器，一个放电三极管和三个电阻的分压器而构成。

TL

2

V

2

+-

A

2

S

&

QC它的各引脚功能如：1脚接电源负端V或接地般情况下接地。8脚：外接电源V，双极型时基电路V的

1

5KT图555定内部组V

7

D范围是4.5~，CMOS型时基电路V的范围3~一般用。3脚：输出端Vo

B2脚TL

低触发端6脚：TH高触发端4脚RD是直接清零端。D端接低电平，则时基电路不工作，此时不TL处于何电平，时基电路输出为“0”，该端不用时应接高电平。

、TH5脚：V为控制电压端。此外接电压，则可改变内部两个比较器的基准电压，当该端不用时，应将该端串入一只电容接地，以防引入干扰。1

11

23

CCCC12武汉理工大学《数字电路》课程设计说明书CCCC127脚：放电端。该端与放电管集电极相连，用做定时器时电容的放电。V,V在1脚接地，5脚未外接电压，两个比较器、A基准电压分别为况下，555时基电路的功能表如表示。表时电路的功能表

的情u

i1

u

i2

u

O

T的工作状态01

×

×

01

导通截止1

1

截止1

0

导通1

0

导通4单元电路计4.1抢答电路参考电路如图4.1所示。该电路完成两个功能：一是分辨出选手按键的先后，并锁存优先抢答者的编号，同时译码显示电路显示编号；二是禁止其他选手按键操作无效。工作过程开关S置清除端时触发器的端均为０个触发器输出置０使74LS148的＝０，使之处于工作状态。当开关S置于“开始”时，抢答器处于等待工作状态，当有选手将键按下时（如按下），的输出经RS锁存后，处于工作状态，经译码显示为“５”。此外，Ｑ＝１，使74LS148＝１，处于禁止状态，封锁其他按键的输入。当按键松开即按下时，74LS148的此时由于仍为１Ｑ＝１，使＝１，所以74LS148仍处于禁止状态，确保不会出二次按键时输入信号，保证12

武汉理工大学《数字电路》课程设计说明书了抢答者的优先性。如有再次抢答需由主持人将Ｓ开关重新置“清除”然后再进行下一轮抢答。图4.1

抢答电路4.2定时电路由节目主持人根据抢答题的难易程度，设定一次抢答的时间，通过预置时间电路对计数器进行预置，计数器的时钟脉冲由秒脉冲电路提供。可预置时间的电路选用十进制同步加减计数器74LS192进行设计，具体电路如图3.2所示：13

武汉理工大学《数字电路》课程设计说明书图4.2

定时电路4.3报警电路由555定时器和三极管构成的报警电路如图所示。其中构成多谐振荡器，振荡频率＝（RI＋其输出信号经三极管推动扬声器PR为控制信号，当PR为高电平时，多谐振荡器工作，反之，电路停振。具体电路如图所示：14

武汉理工大学《数字电路》课程设计说明书图4.3

定时电路4.4时序控制电时序控制电路是抢答器设计的关键，它要完成以下三项功能：①主持人将控制开关拨到"开始位置时，扬声器发声，抢答电路和定时电路进人正常抢答工作状态。②当参赛选手按动抢答键时，扬声器发声，抢答电路和定时电路停止工作。③当设定的抢答时间到，无人抢答时，扬声器发声，同时抢答电路和定时电路停止工作。根据上面的功能要求以及图3.2设计的时序控制电路如图所示图中门G1的作用是控制时钟信号CP的放行与禁止，门的作用是控制74LS148的输人使能端。图、4的工作原理是：主持人控制开关从"除"位置拨到开始"位置时，来自于图11、2中的74LS279的输出，经反相，A＝，则时钟信号CP能够加到74LS192的CPD时钟输入端时电路进行递减计时时定时时间未到时定时到信号为，门G2的输出，使74LS148处于正常工作状态，从而实现功能①的要求。当选手在定时时间内按动抢答键时，＝1，经反相，＝，封锁CP信号，定时器处于保持工作状态；同时，门G2的输出，74LS148处于禁止工作状态，从而实现功能②的要求。15

武汉理工大学《数字电路》课程设计说明书当定时时间到时，则定时到信号为，74LS148处于禁止工作状态，禁止选手进行抢答。同时，门G1处于关门状态，封锁CP信号，使定时电路保持00状态不变，从而实现功能③的要求集成单稳触发器74LS121用于控制报警电路及发声的时间其工作原理请读者自行分析。图4.4时控制电5系统仿真调5.1WEB5.5仿真波形成多振器容输电的形输电波图图图输出电压波形16

武汉理工大学《数字电路》课程设计说明书脉波秒脉冲波形如图5.1.2所示：图秒脉冲波形图率形频率波形如图5.1.3所示：图频率波形17

武汉理工大学《数字电路》课程设计说明书5.2PROTEUS功能仿真Proteus仿真如下图5.2所示：图仿图18

武汉理工大学《数字电路》课程设计说明书5.3单元电路调答路把主持人的控制开关设置为“清除”位置，用万用表检查RS触发器的

端为低电平，输出端（全部为低电平于是的BI=0显示器灭灯；的选通输入端ST=0，74LS148处于工作状态，此时锁存电路不工作。然后把主持人的控制开关拨到“始”置，优先编码电路和锁存电路同时处于工作状态，即抢答器处于等待工作状态，给8路抢答端口即输入端

…

给上低电平的输入信号，如当有选手将键按下时（如按下

），74LS148的输出

=010，

=0，经RS锁存器后，，，处于工作状态，4Q3Q2Q=101，

=0，经锁存器后，出“”。此外，CTR=1，使74LS148仍处于禁止工作状态，其它按键的输入信号不会被接收。时路用示波器检查555的输出波形是否为1Hz的方波信号，如不是对555的外围电路进行调整达到要求为止。给74LS192的数据输入端设定一次抢答的时间，如35秒（00110101的八位数据观察显示器的显示时间是否进行减一的计数有问题按原理进行修改。序制报电主持人将控制开关拨到“开始置时，扬声器发声，抢