组合逻辑电路

组合逻辑电路第四章组合逻辑电路§4.1概述§4.2组合逻辑电路的分析方法和设计方法§4.3若干常用的组合逻辑电路§4.4组合逻辑电路中的竞争-冒险现象*§4.5用Multisim7分析组合逻辑电路内容提要本章的主要内容有：1、组合逻辑电路在电路结构和逻辑功能上的特点；2、组合逻辑电路的分析方法和设计方法；3、常用的中规模集成组合逻辑器件的应用；4、竞争-冒险现象及其成因。组合逻辑电路时序逻辑电路功能：输出只取决于

当前的输入逻辑电路组成：门电路功能：输出取决于当前的输入原来的状态组成：门电路记忆元件(触发器)4.1概述一、组合逻辑电路的特点二、逻辑功能的描述电路的逻辑功能可以通过逻辑图来表示，但更直观的方式是通过逻辑函数式和真值表来表达逻辑电路的功能。图的逻辑表达式如下：S=(AB)CICO=(AB)CI+AB图4.1.1组合逻辑电路实例

n个输入变量，m个输出变量，其逻辑关系可以用一组逻辑函数式表示:…图4.1.2组合逻辑电路的框图分析：设计：

给定逻辑图

得到逻辑功能分析

给定逻辑功能

画出逻辑图设计组合逻辑电路的研究内容：4.2组合逻辑电路的分析方法和设计方法1、由给定的逻辑图逐级写出逻辑函数式。2、对逻辑式进行化简：3、列真值表；卡诺图化简法公式化简法分析步骤：4、根据真值表和逻辑表达式，确定逻辑功能。4.2.1组合逻辑电路的分析方法逐级写逻辑式法&&&&ABSC112345一、逐级写逻辑式：例1：分析下图的逻辑功能。

二、对逻辑式进行化简：（德摩根定理）（德摩根定理）三、列真值表：输入输出ABSC00011011逻辑式：三、列真值表：00101001输入输出ABSC0000

1101

真值表：

0110

1010四、确定逻辑功能：半加器：两个一位二进制数相加，只求本位和，不考虑低位的进位信号。逻辑功能：

半加器1例2：分析下图的逻辑功能。01被封锁1=1BMF&&&A1=010被封锁1特点：

M=1时选通A路信号；

M=0时选通B路信号。M&&&AB1F逻辑功能：2选1数据选择器。例

试分析图电路的逻辑功能，指出该电路的用途。输入变量ABCD输出变量Y2、Y1、Y01:由逻辑图写函数式并化简2:写出真值表并分析规律11121314156789100123453:确定逻辑功能★本电路的功能是：判别输入的4位二进制数数值的范围。当输入5时Y0为1；6输入10时Y1为1；11输入15时Y2为1。设计步骤：一、由逻辑问题抽象出逻辑功能，列出真值表；4.2.2组合逻辑电路的设计方法设计要求：得到最简逻辑电路。1.分析事件的因果关系，确定输入变量和输出变量。通常把引起事件的原因定为输入变量，而把事件的结果作为输出变量。“最简”是指电路所用的器件数最少，器件的种类最少，器件之间的连线也最少。3.根据给定的因果关系列出逻辑真值表。二、写出逻辑函数式三、选定器件的类型可以用小规模集成门电路组成相应的逻辑电路，也可以用中规模常用组合逻辑器件或可编程逻辑器件等构成相应的逻辑电路。2.定义逻辑状态的含义——逻辑赋值。

四、将逻辑函数化简或变换成适当的形式

在使用小规模集成门电路进行设计时，为获得最简单的设计结果，需将函数式化成最简形式。

在使用中规模芯片设计时，需要把函数式变换为与芯片表达式相应的形式，以便使用最少的器件和最简单的连线接成所要求的逻辑电路。

用可编程器件设计的方法将在后面讲叙。五、根据化简或变换后的逻辑表达式，画出逻辑电路的连接图

六、工艺设计为了把逻辑电路实现为具体的电路装置，还要作一系列的工艺设计工作。如抗干扰问题、带负载问题、电源、面板、机箱设计等问题。逻辑问题逻辑真值表逻辑函数式选定器件类型函数式化简逻辑电路图函数式变换用MSI或PLD实现用SSI实现

图4.2.2组合电路设计过程逻辑电路图设计举例例

设计一个监视交通信号灯工作状态的逻辑电路。每一组信号灯由红、黄、绿三盏灯组成，正常工作情况下，任何时刻必有一盏灯点亮，而且只允许有一盏灯点亮。而当出现其他五种点亮状态时，电路发生故障，这时要求发出故障信号，以提醒维护人员前去修理。一、逻辑抽象,列真值表将红、黄、绿灯的状态表示为R、A、G输入变量，故障信号输出变量以Z表示，灯亮为1，灯灭为0，列出真值表：二、写函数式并化简Z=RAG+RA+RG+AG三、选择SSI器件实现选择与非门、或非门、与或非门等SSI器件来实现上面的逻辑例如选择与非门来实现，则将函数形式转换为与非-与非式即可。四、画逻辑图例2：设计三人表决电路。每人一个按键（A、B、C），如果同意则按下，不同意则不按。结果用指示灯表示，多数同意时指示灯亮，否则不亮。1.逻辑赋值：2.根据题意列出真值表。真值表三个按键A、B、C按下时为’1’，不按时为’0’。输出是F，指示灯亮为’1’，否则为’0’。真值表3.画出卡诺图，并用卡诺图化简：ABC0001111001ABACBC4.根据逻辑表达式画出逻辑图。&1&&ABBCF(1)用与门-或门实现&&&&ABCF(2)用与非门实现4.3若干常用的组合逻辑电路二进制代码

功能：将电路某种特定的状态

（高电平或低电平）转换n位二进制代码有2n种不同的组合，可以表示2n个信号。普通编码器优先编码器4.3.1编码器任何时刻只允许输入一个编码信号，否则输出将发生混乱。允许同时输入两个以上编码信号。3位二进制编码器--8线-3线编码器：八个输入端为I0I7（八种状态），与之对应的输出为Y0、Y1、Y2，共三位二进制数。一、普通编码器8/3线编码器I0I1I2I7Y2Y1Y0编码器的逻辑功能编码器I0I1I2I3I4I5I6I7Y2Y1Y08线|3线编码器编码器的输入为状态输入，每一个输入代表一个事物或状态，若用高电平1代表编码信号，即申请编码，则输出为此编码信号对应的二进制代码。如I1为1，其余都为0，则表示I1有编码信号，如果为8421码编码规则，则输出为001。称输入高电平有效，或1有效。01000000输入输出I0I1I2I3I4I5I6I7Y2Y1Y01000000000001000000001001000000100001000001100001000100000001001010000001011000000001111001输入输出I0I1I2I3I4I5I6I7Y2Y1Y01000000000001000000001001000000100001000001100001000100000001001010000001011000000001111由功能表写出逻辑函数式：利用了无关项化简3位二进制编码器1000000001I0思考两个问题1、同时有两个以上的输入为编码信号1时，编码器会有怎样的输出呢？2、以上输入编码信号是以高电平1为有效状态的，有没有输入编码信号以0为有效状态的？编码器I0I1I2I3I4I5I6I7Y2Y1Y08线|3线编码器1、两个输入同为编码信号1100000011I02、编码器输入低电平有效输入输出Ī0Ī1Ī2Ī3Ī4Ī5Ī6Ī7Y2Y1Y00111111100010111111001110111110101110111101111110111100111110111011111110111011111110111编码器Ī0Ī1Ī2Ī3Ī4Ī5Ī6Ī7Y2Y1Y08线|3线编码器10111111001输出端有效形式输出端一般是正的形式，也有反(非)的形式。编码器I0I1I2I3I4I5I6I7Y2Y1Y08线|3线编码器输入输出I0I1I2I3I4I5I6I7Y2Y1Y0100000001110100000011000100000101000100001000000100001100000100010000000100010000000100001000000110Ī0Ī1Ī2Ī3Ī4Ī5Ī6Ī7Y2Y1Y08线|3线编码器0111111111110111111110110111111011110111110011110111011111110110101111110100111111110000真值表输入输出100000×10001××1010×××111优先级别：低逻辑表达式：2、8线-3线优先编码器74HC1481、4线-2线优先编码器二、优先编码器编码输入端编码输出端74HC148Ī0Ī1Ī2Ī3Ī4Ī5Ī6Ī7Y2Y1Y0YEXYSS有编码信号输入标志无编码信号输入标志101111101电路工作，有编码输入，则YEX为0。选通控制（1）电路结构：见图低电平有效电路工作，无编码输入，则YS为0；（2）逻辑功能：(见表）①S=1:编码器处于非工作状态,YS=YEX=1；输入端无编码信号：为非编码输出，用于多片优先编码器的级联YS=0,YEX=1;输入端有编码信号：为反码输出，由功能表可知，输入优先级别的次序依次为：7，6，…,0。YS=1,YEX=0;讨论：的作用？YS②S=0:编码器处于工作状态；S低电平有效例4.3.1试用两片74HC148接成16线-4线优先编码器。16-4线优先编码器YEXYSSĪ0Ī1Ī2Ī3Ī4Ī5Ī6Ī7Ī8Ī9Ī10Ī11Ī12Ī13Ī14Ī15Z0Z1Z2Z3设计目标：74HC148Ī0Ī1Ī2Ī3Ī4Ī5Ī6Ī7Y2Y1Y0YEXYSS74HC148Ī0Ī1Ī2Ī3Ī4Ī5Ī6Ī7Y2Y1Y0YEXYSS功能表：

1XX…XX…XX111111011…11…110XX…XX…X0…………0XX…X01…110XX…01…11…………001…11…11111110000001…………011101100001…………11110174HC148I0I1I2I3I4I5I6I7Y2Y1Y0YEXYSS(1)(2)Ī0Ī1Ī2Ī3Ī4Ī5Ī6Ī7Ī8Ī9Ī10Ī11Ī12Ī13Ī14Ī1516根输入线Ī0~Ī15，而每片148只能提供8根编码输入，所以使用2片148，每片各提供8个输入，总共16个输入，其中148(1)提供Ī0~Ī7，148(2)提供Ī8~Ī15

。

优先权:

Ī0<Ī1<Ī2<…

<Ī6<Ī7

<Ī8<Ī9<…

<Ī14<Ī151、输入编码信号：74HC148(1)输入74HC148(2)输入74HC148I0I1I2I3I4I5I6I7Y2Y1Y0YEXYSS如何保证148(2)比148(1)优先权大呢？74HC148(2)74HC148(1)工作状况74HC148(1)无效74HC148(1)有效有编码无编码S(1)YS(2)1100S(1)=YS(2)(1)(2)Ī0Ī1Ī2Ī3Ī4Ī5Ī6Ī7Ī8Ī9Ī10Ī11Ī12Ī13Ī14Ī15S(1)=YS(2)2、输出：Z3Z2Z1Z00000::::::01111000::::::1111对应输入情况Ī8~Ī15有编码输入Ī8~Ī15无编码输入Ī0~Ī7有编码输入74HC148情况74148(2)有编码74148(1)不工作74148(2)无编码74148(1)有编码01YEX(1)YEX(2)0110Z3=YEX(2)74HC148I0I1I2I3I4I5I6I7Y2Y1Y0YEXYSS74HC148I0I1I2I3I4I5I6I7Y2Y1Y0YEXYSS(1)(2)Ī0Ī1Ī2Ī3Ī4Ī5Ī6Ī7Ī8Ī9Ī10Ī11Ī12Ī13Ī14Ī15＆＆＆Z3Z2Z1Z03、控制端：

应该仿照8-3编码器74HC148，还有YEX、YS、S等。

下面设计YEX、YS、S:74HC148I0I1I2I3I4I5I6I7Y2Y1Y0YEXYSS74HC148I0I1I2I3I4I5I6I7Y2Y1Y0YEXYSSYEXYEX(1)YEX(2)01010011100X(1)(2)Ī0Ī1Ī2Ī3Ī4Ī5Ī6Ī7Ī8Ī9Ī10Ī11Ī12Ī13Ī14Ī15＆＆＆Z3Z2Z1Z074HC148I0I1I2I3I4I5I6I7Y2Y1Y0YEXYSS74HC148I0I1I2I3I4I5I6I7Y2Y1Y0YEXYSSYSYS(1)YS(2)00001111110x(1)(2)Ī0Ī1Ī2Ī3Ī4Ī5Ī6Ī7Ī8Ī9Ī10Ī11Ī12Ī13Ī14Ī15＆＆＆Z3Z2Z1Z074HC148I0I1I2I3I4I5I6I7Y2Y1Y0YEXYSS74HC148I0I1I2I3I4I5I6I7Y2Y1Y0YEXYSS&YEXSS(1)S(2)

0X0111(1)(2)Ī0Ī1Ī2Ī3Ī4Ī5Ī6Ī7Ī8Ī9Ī10Ī11Ī12Ī13Ī14Ī15＆＆＆Z3Z2Z1Z074HC148I0I1I2I3I4I5I6I7Y2Y1Y0YEXYSS74HC148I0I1I2I3I4I5I6I7Y2Y1Y0YEXYSS10x思考题？如何用74HC148设计32线-5线优先编码器？(题4.8)74HC148：4片方法一：用2片74HC148设计16-4编码器；然后用2片16-4设计32-5编码器。方法二：直接用4片74HC148设计32-5编码器。3、二-十进制优先编码器74LS14774LS147Ī0Ī1Ī2Ī3Ī4Ī5Ī6Ī7Ī8Ī9Y0Y1Y2Y34.3.2译码器二进制代码(机器代码)转换特定的输出状态(控制信号)译码：按功能分类二进制译码器显示译码器——用于电路输出的数字显示部分n位二进制代码可译成2n种电路状态。译码器：具有译码功能的逻辑电路。（代码变换器）是编码的逆过程二-十进制译码器011111111S高电平有效。即S1=1,S2=S3=0时，允许译码！一、二进制译码器：＆111111＆＆＆＆＆＆＆＆＆1Y0Y1Y2Y3Y4Y5Y6Y7A0A1A2&S图4.3.83线-8线译码器74HC138二进制代码输入使能端输出数据输出引脚图+5V地1234567816151413121110974HC138A0A1A2表4.3.574HC138功能表使能端选择输入端输出端11111111101111111110

000

0111111110

0011011111110

0101101111110

0111110111110

1001111

011110

1011111101110

110111111

0110

11111111110A2A1A0允许译码条件下（S=1)，各输出逻辑式为：三个变量的全部最小项的译码输出。利用3-8线译码器可以很方便的实现逻辑函数双2-4线集成译码器74LS139：（其中含两个2-4译码器）输入输出使能端使能端输入输出+5V地引脚图74LS1392S2Y02Y12Y22Y31S1Y01Y11Y21Y3例4.3.2试用两片74HC138组成4线-16线译码器。74HC138（1）A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7S1S2S374HC138（2）A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7S1S2S34-16译码器A2A1A0A3Y0Y1Y2Y3Y4Y5Y6Y7Y8Y9Y10Y11Y12Y13Y14Y151、设计16个输出2、设计4个输入Z0Z1Z2Z3Z4Z5Z6Z7Z8Z9Z10Z11Z12Z13Z14Z15A3A2A1A0：：：Z71110Z151111：：：Z80001Z00000输出Z0~Z15输入A3A2A1A0A374LS138工作状态0（1）输出1（2）输出S1（1）S1（2）10

01

10000例2、用3线-8线译码器74HC138设计组合逻辑函数。（见书P186）解：因此，附加一个与非门即可实现该逻辑函数。74HC138A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7S1S2S3XYZ100F＆例3、

3线-8线译码器构成数据分配器

（见书P176）数据分配器：将一个数据源来的数据根据要求送到多个不同的通道上去的器件。数据分配示意图Y0数据输入n位地址输入根据3线-8线译码器的逻辑图图可写出：DD数据输出地址输入…3线-8线译码器作数据分配器使用：当S1=1,A2A1A0=001时，当S1=1,A2A1A0=010时，A0A1A21S174HC138A0A1A2二、二-十进制译码器

这种译码器有4个输入端,10个输出端。它把0000~1001十组输入信号译成对应的10个高、低电平输出信号。图二-十进制译码器74HC421010~1111伪码输入真值表见表二进制代码(机器代码)译码另一组代码控制数码显示器，直观地显示数字量。译码显示系统：二-十进制代码显示译码器数码显示器三、显示译码器LED、LCD1）LED七段字符显示器的原理简介

发光二极管使用的材料与普通的硅二极管和锗二极管不同，有磷砷化镓、磷化镓、砷化镓等几种，而且半导体中的杂质浓度很高。当外加正向电压时，大量的电子和空穴在扩散过程中复合，其中一部分电子从导带跃迁到价带，把多余的能量以光的形式释放出来，便发出一定波长的可见光。

磷砷化镓发光二极管发出的光线波长与磷和砷的比例有关，含磷的比例越大波长越短，同时发光的效率也随之降低。常用的LED发出光线的波长大约在6500Å左右，呈橙红色。LED的优点：工作电压低、体积小、寿命长、响应时间短（小于0.1μs）、亮度较高等；LED的缺点：工作电流较大（10mA/段）。1、七段字符显示器LED七段显示器：abcdefg每个发光字段是一个发光二极管（PN结）：

磷砷化镓（GaAsP)共阴极数码管共阳极数码管共阴极LED七段显示器工作示意图：“1”•••

ab•••g

共阳极LED七段显示器工作示意图：“0”•••

ab•••g

+5v图4.3.12半导体数码管BS201A（a）外形图（b）等效电路七段字符显示器：显示数字情况（以共阴极七段字符显示器为例）abcdfg09

abcdefg1

01100002

1101101e0

11111103

1111001401100119

11110118

11111112）LCD七段显示器原理简介

液晶是一种既具有液体的流动性又具有光学特性的有机化合物。它的透明度和呈现的颜色受外加电场的影响，LCD字符显示器就是利用这一特性来做的。电极上加电压无外电场符号

在电极上加电压以后，液晶分子因电离而产生正离子，这些正离子在电场的作用下运动并碰撞其他液晶分子，破坏了液晶分子的整齐排列，使液晶呈现混浊状态，如上图（b）所示。这时射入的光线散射后仅有少量反射回来，故显示器呈暗灰色。这种现象称为散射效应。外加电场消失后，液晶又恢复到整齐排列的状态。如果将七段透明的电极排列成8字形，则只要选择不同的电极组合并加以正电压，就能显示出各种字符来。LCD最大的优点：功耗小（1mW/cm2）

在没有外加电场的情况下，液晶分子按一特定取向整齐地排列着，如上图（a）所示。这时液晶为透明状态，射入的光线大部分由反射电极反射回来，显示器呈白色。2、BCD—七段显示译码器/驱动器:7448逻辑图见图输出高电平有效，用以驱动共阴极显示器。功能见表。十进制或功能输入BI/RBO

输出字形LTRBIA3A2A1A0YaYbYcYdYeYfYg01100001111111011X00011011000021X001011101101151X111110000000灭灯XXXXXX00000000灭零10000000000000灯测试0XXXXX111111117448逻辑功能A3A2A1A0LTBI/RBORBIYaYbYcYdYeYfYg74488421码输入灯测试输入灭0输入灭灯输入/灭0输出01111111译码输出0XXXX000000000000000000007448应用实例一图4.3.18用7448驱动BS201的连接方法由7448的输出电路可以看出，当输出管截止，输出为高电平时，流过发光二极管的电流是由VCC和内部2KΩ上拉电阻提供的。当VCC=5V时，电流为2mA左右。如果数码管需要的电流大于这个值时，则应在外再并接适当电阻。

下面举一个利用7448实现多位数字译码显示的例子，通过它了解各控制端的用法，特别是如何动态灭0，实现无意义位的消隐。7448应用实例二DCBA000010a~g

RBIRBOa~gDCBA0000

RBIRBOa~gDCBA0100a~g

RBI

RBOa~gDCBA0000

RBIRBODCBA0000

RBIRBOLTLTLTLTLT

下面举一个利用7448实现多位数字译码显示的例子，通过它了解各控制端的用法，特别是如何动态灭0，实现无意义位的消隐。7448应用实例二DCBA000010a~g

RBIRBOa~gDCBA0000

RBIRBOa~gDCBA0100a~g

RBI

RBOa~gDCBA0000

RBIRBODCBA0001

RBIRBOLTLTLTLTLT4.3.3数据选择器在数字信号的传输过程中，有时需要从多路输入数据中选出某一路数据，完成此功能的逻辑器件称为数据选择器，即所谓多路开关。D3D2D1D0Y选择端输入数据输出数据A1A0功能示意图:数据选择器双4选1数据选择器74HC153

74HC15312345678161514131211109选择端选择端使能端：低电平有效使能端：低电平有效数据输入端数据输入端输出端逻辑图见图（P188）输出端1.功能表：使能端选择端输出端A1A0Y00

0D000

1D101

0D201

1D31

0禁止状态工作状态2.逻辑式：使能端选择端输出端A1A0Y00

0D000

1D101

0D201

1D31

0八选一集成数据选择器74HC151功能表74HC151的逻辑电路图如图所示。例4.3.4试用两个带附加控制端的4选1数据选择器组成一个8选1数据选择器。D0D1D2D3D4D5D6D7A2双4选1数据选择器D20D21D22D23Y2D10D11D12D13Y1S1S2A1A0A0A111YA2=0:(1)工作,(2)不工作A2=1:(2)工作，(1)不工作例4.3.5试用4选l数据选择器实现例的交通信号灯监视电路。

4选1的函数形式为：将Z变换为Y的表示形式，即：令RA1，AA0，有：如果D0=G，D1=G，D2=G，D3=1Z=Y画逻辑图RAG11ZD0=G，D1=G，D2=G，D3=1A1=R，A0=A4选1D3D2D1D0YA1A0S’0例.试用8选1数据选择器74HC151产生逻辑函数：解：令A2=X，A1=Y，A0=Z，则：74HC151的输出：D0D1D2D3D4D5D6D7SA2A1A0Y74HC151XYZ01只要令D0=D1=D2=D4=0,

D3=D5=D6=D7=1，则Y=L4.3.4加法器◆加法器是计算机系统中最常用的算术运算单元，它是计算机CPU中算术运算器的基本单元。◆其他算术运算如减、乘、除等都可以由加法运算演变而来。◆加法器一次能计算的数据的长度就是加法器的长度，常用的8、16、32位等，当然最简单的是1位的加法器。1、半加器ABSCO0000011010101101S=ABCO=A•B◆A、B为两个1位数，不考虑来自低位的进位，A、B相加的结果为S，产生的进位为CO，称半加。一、1位加法器2、全加器CIABSCO0000000110010100110110010101011100111111化为最简：S=ABCICO=AB+ACI+BCI

=

CI(A+B)+AB若不化为最简：CO=

CI(AB)+AB◆如果将两个对应位的加数和来自低位的进位相加，则为全加。引脚图SN74LS18311A1B1CI1CO1SGND234567NC2CI2CO2S2A2BVcc141312111098NC输入输入输出甩空甩空输入输出输出双全加器74LS183：逻辑图见图CICOCICOCICOCICOC-1

0

C0C1C2C3S0S1S2S3A0B0A1B1A2B2A3B3二、多位加法器两个4位二进制数A3A2A1A0和B3B2B1B0相加，采用并行相加串行进位的方式来完成。串行进位:任一位的加法运算必须在低位的运算完成之后才能进行。1.串行进位加法器串行进位的特点:电路简单，缺点是运算速度慢。全加器的进位输出：2.超前进位加法器

为了提高运算速度，必须设法减少或消除由于进位信号逐级传递所消耗的时间。

高位的进位输入信号是否有可能只由加数和被加数来判断，而与低位的进位无关？

当AiBi=1时，COi=1，即产生进位；Ai+Bi=1且CIi=1时，低位的进位能传送到高位的进位输出端。若将AiBi定义为进位生成函数Gi，(Ai+Bi)定义为进位传送函数Pi，则有：由上式可得各进位位的分步式：CO0=G0+P0CI0CO1=G1+P1CI1=G1+P1G0+P1P0CI0CO2=G2+P2G1+P2P1G0+P2P1P0CI0CO3=G3+P3G2+P3P2G1+P3P2P1G0+P3P2P1P0CI0

可见进位输出信号只与函数Gi、Pi有关，即只与加数和被加数有关，所以各位进位信号是可以并行产生的。集成4位超前进位加法器74LS283逻辑图见图CIS3S2S1S0CO74LS283B3B2B1B0

A3A2A1A0三、用加法器设计组合逻辑电路

前提：要产生的函数能化成输入变量与输入变量或者输入变量与常量在数值上相加的形式，则用加法器来实现较方便。例4.3.7设计一个代码转换电路，将十进制代码的8421码转换为余三码。解：以8421码DCBA作输入，余三码Y3Y2Y1Y0作输出。又8421码加3即得余三码，所以可得表达式：Y3Y2Y1Y0=DCBA+00114.3.5数值比较器1.先从高位比起,高位大的，数值一定大；2.若高位相等,则需再比较低位数，最终结果由低位的比较结果决定；3.比较结果应有三个标志：A=BA<BA>B数值比较的规则：一、1位数值比较器设计：A=a输入B=b1.列出真值表：0011110111011位数值比较器真值表2.由真值表写逻辑式：（同或运算）00

11110111013.画出逻辑图:(a<b)S(a=b)E(a>b)Lab&&111A=a3a2a1a0输入：B=b3b2b1b0比较规则：自高而低，逐位比较。输出：Y

(A=B)Y

(A<B)Y

(A>B)二、多位数值比较器4位数值比较器的功能表：a3>b3

100a3=b3a2=b2a1=

b1a0=b0

010a3=b3a2=b2a1=

b1a0<b0

001a3=b3a2=b2a1=

b1a0>b0

100a3=b3a2=b2a1<b1

001

a3=b3a2=b2a1>

b1

100a3=b3a2<b2

001a3=b3a2>b2

100a3<b3

001

比较输入

输出

a3b3a2b2a1b1a0b0Y(A>B)Y(A=B)Y(A<B)

根据比较规则，可得4位数值比较器逻辑式：（备注：没考虑次低位的比较结果）4位数值比较器74LS85逻辑电路图如图所示。电路结构不同，扩展端的用法就可能不同，使用时应加以注意。不进行级联时，其扩展端应满足：74LS85A3YA<BYA=BYA>BA2A1A0B3B2B1B0I(A<B)I(A=B)I(A>B)例4.3.8试用两片74LS85组成一个8位数值比较器。74LS85A3YA<BYA=BYA>BA2A1A0B3B2B1B0I(A<B)I(A=B)I(A>B)74LS85A3YA<BYA=BYA>BA2A1A0B3B2B1B0I(A<B)I(A=B)I(A>B)(1)(2)C3C2C1C0D3D2D1D0C7C6C5C4D7D6D5D4010YC<DYC=DYC>D思考：七位二进制数值比较器?C7=D7=0解：设两个8位数分别为D7D6D5D4D3D2D1D0,C7C6C5C4C3C2C1C0例2：挑出等于和大于5的4位二进制数。方案一:设输入A=x3x2x1x0,B=0101

;x3x2x1x0I(A>B)I(A<B)Y(A>B)Y(A=B)Y(A<B)A1B1A0B0A3B3A2B2I(A=B)74LS85‘1’输出F。010F1例2：挑出等于和大于5的四位二进制数。方案二:设输入A=x3x2x1x0,B=0100

;x3x2x1x0I(A>B)I(A<B)Y(A>B)Y(A=B)Y(A<B)A1B1A0B0A3B3A2B2I(A=B)74LS85‘1’输出F。010F4.4组合逻辑电路中的竞争-冒险现象

前面我们系统的介绍了组合逻辑电路的分析和设计，这些分析和设计都是在输入、输出处于稳定的逻辑电平下进行的。为了保证系统工作的可靠性，有必要观察一下当输入信号逻辑电平发生变化的瞬间电路的工作情况。首先我们来看一个最简单的例子：竞争-冒险现象及其成因图4.4.1由于竞争而产生的尖峰脉冲把门电路两个输入信号同时向相反逻辑电平跳变（一个从1变为0，另一个从0变为1）的现象叫竞争。由于竞争而在电路输出端可能产生尖峰脉冲（glitch)的现象叫竞争-冒险。产生原因信号存在前后沿过渡时间不一致问题；

门电路的tpd

（传输延迟时间）不一样。图4.4.22线－4线译码器中的竞争－冒险现象

（a）电路图（b）电压波形图1、代数法(适应于同一时刻只有一个变量变化的情况）逻辑函数在其他变量不变的情况下，能化成以下两种形式，Y=A+A'(输出门为或门）、Y=(A+A')'（或非门）或Y=AA'（与门）、Y=(AA')'（与非门）时存在竞争冒险。

例如图所示的电路:*4.4.2检查竞争-冒险现象的方法图4.4.3同一输入变量经不同途径到达输出门的情况（m、n均为正整数）解：图（a）电路输出的逻辑函数式为:图4.4.4例4.4.1的电路例4.4.1试判断图中的两个电路中是否存在竞争-冒险现象。已知任何瞬间输入变量只有一个改变状态。

Y=AB+A’C

当B=C=1时，得Y=A+A’故图（a）电路中存在竞争-冒险现象。2.卡诺图法用卡诺图化简逻辑函数时,若存在卡诺圈相切(相邻)而不相交的情况,则存在竞争冒险。图（b）电路的输出函数为：Y=(A+B)(B’+C)当A=C=0时Y=BB’故图（b）电路中存在竞争-冒险现象。这种方法虽然简单但局限性太大，因为多数情况下输入变量都有两个以上同时改变状态的可能性。1111ABC010001111000003.计算机辅助分析法：通过在计算机上运行数字电路模拟程序，能够迅速查出电路是否存在竞争-冒险现象。4.实验法：加到电路输入端的信号波形应该包括输入变量的所有可能发生的状态变化。

一、在输出端接入滤波电容

二、引入选通(或封锁)脉冲消去竞争-冒险现象的方法图4.4.5消除竞争－冒险现象的几种方法

（a）电路接法（b）电压波形三、修改逻辑设计(增加沉余项)当，F=A+=1时，有竞争-冒险的可能;为消除之，可以添加冗余项BC:

当B=C=1时，始终有F=1,所以A的变化不会引起竞争-冒险，使可靠性提高。A&11B&2&3C&4“1”“1”F本章小结一、组合电路的分析:二、组合电路的设计：3.用门电路(SSI)设计组合逻辑电路;1.门电路构成的组合逻辑电路的分析；2.中规模组合逻辑器件(MSI)及少量门电路构成的组合逻辑电路的分析；4.用中规模组合逻辑器件(MSI)设计组合逻辑电路四、竞争-冒险现象：理解三、典型器件1.编码器:2.译码器二进制译码器:显示译码器:4.加法器：5.数值比较器:3.数据选择器:74HC138，74139，

744874LS183,74LS28374HC153、74HC15174LS8574HC148对集成电路的要求要求（“三会”）1、会认管脚电源端控制端数据端2、看懂功能表3、会正确使用控制端习题课（第四章）1、已知：组合逻辑电路的功能如右表所示，试用中规模集成器件（MSI）实现之。可以附加少量的门电路。1111输入输出ABCF00000011010101101001101011002、分别用双四选一数据选择器（74HC153）和双2-4线译码器（74LS139）实现逻辑函数F。(两种方法)3、设计三个四位数的比较器，可以对A、B、C进行比较，能判断：

（1）三个数是否相等。

（2）若不相等，判断A是最大还是最小。4、写出下图所示电路的输出函数F（数据选择器的使能端都为有效电平）。A1=1=1D0D1D2D3A1A0Y0AAABC=1=1D0D1D2D3A1A0YA1AA01BCD0D1

A0

D

F(A,B,C,D)中规模组合逻辑集成器件的灵活应用一、设计方法及步骤：逻辑函数式对照法1.由功能确定输入、输出量，写出逻辑式；2.把要用的MSI逻辑函数式变换成与所求逻辑式相类似的形式：中规模集成逻辑器件都是为了实现专门的逻辑功能而设计，但是通过适当的连接，可以实现一般的逻辑功能。

用中规模组件设计逻辑电路，可以减少连线、提高可靠性。下面介绍用数据选择器和译码器设计组合逻辑电路的方法及MSI电路的分析方法。其中：“

2.把要用的MSI逻辑函数式变换成与所求逻辑式相类似