数字电子技术课程设计-自动循环计数器

数字 电子技术课程设计课题二：自动循环计数器一、设计目的1、熟练掌握计数器的应用。2、加深对加减循环计数和显示电路的理解。二、设计任务1、用集成计数器实行3~9自动循环计数。2、电路能实现3~9加法和3~9减法循环计数。3、输出用数码显示。三、设计思想1、译码驱动显示部分：计数输出结果送至译码输出显示部分。2、控制部分：实现加或减循环计数功能由控制部分完成。3、计数部分：完成BCD码3~9的可逆加或减循环计数。系统方框图如下：四、单元电路的设计、参数计算、器件介绍：（一）译码驱动显示部分1、采用74LS48TTLBCD—7段译码器/内部上拉输出驱动。由于74LS48输出时高电平有效，所以显示数码管援用LTS547R共阴极数码管。2、元器件型号的选择及参数的计算：数码管LTS547R，译码/驱动器74LS48；限流电阻的计算，数码管压降一般为1.8~2.2，工作电流10~20mA,经试验，静态显示时10mA,亮度客观，所以限流电阻R1~R7=（5V-2V）/10mA=300Ω。3、译码驱动、显示电路的设计DBCA为8421BCD码输入端，a—g为7段译码器输出端。LT灯测试输入使能端。（二）控制部分及循环加减计数部分1、采用74LS191TTL4为同步加/减计数器。2、控制部分及循环加减计数部分的设计74LS191功能管脚如图所示3、主要逻辑功能同步指数功能当LD’=0时，CP来时，并行输入数据d3~d0被置入。（2）计数功能取CT’=0LD’=1当U’/D=0时，对应CP脉冲上升沿，十六进制加法计数。当U’/D=1时，对应CP脉冲上升沿，十六进制减法计数。（3）保持功能当CT’=LD’=1时，计数器保持原来的状态不变。74LS138TTL三—8线译码器状态图如下利用555定时器设计时钟脉冲如图五、总体电路设计图、工作原理及器件清单1、3~9可逆自动循环加或减计数器总体电路如图所示。由555定时器设计成的单脉冲产生的计数脉冲送至74LS191的CLK端，做加法时，191的D/U’端需接地，通过手动开关实现。加法减法计数时按题目要求，9加1变成10，3减1应该变成9，在此利用74LS298双4位2选一数据选择器将预置数3（0011）或9（1001）选择一个数据送给191的预置数据端DCBA，实现的方法是，将加到10或减到2由138译码得到的负脉冲送到298的CLK端，CLK将与之的无论加或减的预置数0011或1001数据送至191的预置端，298的WS端为数据选择端，即WS=1选0011加法预置数，WS=0选1001减法预置数。元件清单74LS138、74LS298、74LS191、74LS48、555定时器、10K电阻两个、10nf电容一个、470nf电容一个六参考资料《数字电子技术基础》第五版阎石主编高等教育出版社网上资源七总结通过这次的课程设计，收益很大；初步掌握电子电路的计算，掌握了数字电路的一般方法，具备初步的电路设计能力。同时学会了如何通过网络资源，书刊、教材及相关的专用手册等来查阅所需的资料。熟悉了常用元器件的类型和特性