门电路和组合电路()

门电路和组合电路()第1页，共52页，2023年，2月20日，星期四第13章门电路和组合逻辑电路

13.1基本门电路及其组合

13.2TTL门电路13.4组合逻辑电路的分析和设计

13.5

加法器

13.6编码器

13.7译码器

(13.9

应用举例)第2页，共52页，2023年，2月20日，星期四1.电子电路中的信号分为两大类：一类称为模拟信号，它是指时间上和数值上的变化都是连续平滑的信号，如图（a）(a)一类信号称为数字信号，它是指时间上和数值上的变化都是不连续的，如图（b）(b)13.1基本门电路及其组合

13.1.1逻辑电路的基本概念

脉宽tw周期T第3页，共52页，2023年，2月20日，星期四

数字电路所研究的问题和模拟电路相比有以下几个主要不同点：

（1）数字电路中的信号在时间上是离散的脉冲信号，而模拟电路中的信号是随时间连续变化的信号。（2）数字电路所研究的是电路的输入¸输出之间的逻辑关系，而模拟电路则是研究电路的输入输出之间的大小、相位等问题。

第4页，共52页，2023年，2月20日，星期四（3）在两种电路中，晶体管的工作状态不同。数字电路中晶体管工作在开关状态，也就是交替地工作在饱和与截止两种状态，而在模拟电路中晶体管多工作在放大状态。饱和区放大区截止区第5页，共52页，2023年，2月20日，星期四2、三种基本逻辑关系及门电路当决定事件的各个条件全部具备之后，事件才会发生。开关A，B串联控制灯泡Y：Ｙ＝ＡＢ功能表1)与逻辑关系

：

第6页，共52页，2023年，2月20日，星期四二极管与门Y=AB真值表第7页，共52页，2023年，2月20日，星期四当决定事件的各个条件中有一个或一个以上具备之后，事件就会发生。开关A，B并联控制灯泡Y:Ｙ＝Ａ+Ｂ功能表2)或逻辑关系：第8页，共52页，2023年，2月20日，星期四二极管或门Y=A+B真值表第9页，共52页，2023年，2月20日，星期四决定事件的条件只有一个，当条件具备时，事件不会发生，条件不存在时，事件发生。Ｙ＝Ａ开关A控制灯泡Y:功能表真值表3)非逻辑关系：第10页，共52页，2023年，2月20日，星期四三极管非门真值表第11页，共52页，2023年，2月20日，星期四1.

与非门

Y=ABCY=A+B+CABC1Y&ABCY&13.1.3基本逻辑门电路的组合2.

或非门

ABC1Y>1ABCY>1第12页，共52页，2023年，2月20日，星期四3.与或非门Y=AB+CDABCDY&&>1第13页，共52页，2023年，2月20日，星期四5.同或运算：逻辑表达式为：4.异或运算：逻辑表达式为：每行相与，各行相或第14页，共52页，2023年，2月20日，星期四13.2.1TTL与非门电路13.2TTL门电路ABCY&Y=ABCAFBC00011001010111010011101101111110与非门真值表第15页，共52页，2023年，2月20日，星期四+5VABCT1R1R2T2T3T4T5R3R5R4Y

TTL与非门电路3.6V3.6V3.6V0.3V第16页，共52页，2023年，2月20日，星期四+5VABCT1R1R2T2T3T4T5R3R5R4Y

TTL与非门电路0V3.6V3.6V3.6V第17页，共52页，2023年，2月20日，星期四ABF&ENEN为控制端且高电平有效，即EN=1时，同TTL与非门，Y=AB；EN=0时，输出端为高阻状态。AB&ENAB&ENAB&ENAB&EN用三态门接成总线结构13.2.2TTL三态门电路功能表每一时刻，只有一个EN有效（EN=1）第18页，共52页，2023年，2月20日，星期四13.2.3TTL与非门组件

TTL与非门组件就是将若干个与非门电路，经过集成电路工艺制作在同一芯片上。74LS00组件含有两个输入端的与非门四个。第19页，共52页，2023年，2月20日，星期四1.基本运算规则

与：0•0=0•1=1•01•1=1或：0+1=1+0=1+10+0=0非：0=11=0推论：A+0=AA+1=1A•0=0•A=0A•1=AA+A=1A+A=AA•A=0A•A=AA=A13.4.1逻辑代数13.4

组合逻辑电路的分析和设计第20页，共52页，2023年，2月20日，星期四2.逻辑代数的基本定律交换律：A+B=B+AA•B=B•A结合律：A+(B+C)=(A+B)+CA•(B•C)=(A•B)•C分配律：A(B+C)=A•B+A•CA+B•C=(A+B)•(A+C)反演定理：A•B=A+BA+B=A•B吸收规则：A+AB=AA+AB=A+B第21页，共52页，2023年，2月20日，星期四逻辑函数表达式：

与或式与非式与或非式？第22页，共52页，2023年，2月20日，星期四3.

利用逻辑代数公式化简例：化简Y=ABC+ABD+ABC+CD+BD解：Y=ABC+ABC+CD+B(AD+D)=ABC+ABC+CD+B(A+D)=ABC+ABC+CD+BA+BD=AB+ABC+CD+BD=B(A+AC)+CD+BD=B(A+C)+CD+BD=BA+BC+CD+BD=BA+B(C+D)+CD=BA+BCD+CD=BA+B+CD=B(A+1)+CD=B+CDA+AB=A+BD+AD=D+A吸收法第23页，共52页，2023年，2月20日，星期四例：证明AB+AC+BC=AB+AC解：AB+AC+BC=AB+AC+(A+A)BC

=AB(1+C)+AC(1+B)=AB+AC+ABC+ABC=AB+AC=AB+ABC+AC+ABCA+A=1第24页，共52页，2023年，2月20日，星期四加项法Y=ABC+ABC+ABC=ABC+ABC+ABC+ABC

=BC(A+A)+AC(B+B)=BC+AC第25页，共52页，2023年，2月20日，星期四(1)逻辑代数式(2)

逻辑图Y=BC+A5.逻辑函数的表示方法AB1C&Y>1(3)

真值表

将逻辑电路输入变量不同组合状态下所对应的输出变量的取值一一对应列入一个表中，此表称为逻辑函数的真值表。*(4)卡诺图第26页，共52页，2023年，2月20日，星期四已知组合逻辑电路图，确定它们的逻辑功能。分析步骤：（1）根据逻辑图，写出逻辑函数表达式（2）对逻辑函数表达式化简（3）列出真值表（4）由真值表确定逻辑电路的功能组合逻辑电路：逻辑电路在某一时刻的输出状态仅由该时刻电路的输入信号所决定。13.4.2组合逻辑电路的分析第27页，共52页，2023年，2月20日，星期四&1例:分析下图逻辑电路的功能。&1&ABYABABABY=ABAB=AB+AB真值表ABY001010100111功能:当A、B取值相同时，输出为1,是同或电路。第28页，共52页，2023年，2月20日，星期四例:分析下图逻辑电路的功能。Y1=A+B=ABY3=A+B=ABY2=A+BA+B+=(A+B)(A+B)=AB+AB真值表ABY1000010101110Y2Y310010010功能:

当A>B时,Y1=1;

当A<B时,Y3=1;

当A=B时,Y2=1;是一位数字比较器Y1Y2Y311AB>1>1>1第29页，共52页，2023年，2月20日，星期四根据给定的逻辑要求，设计出逻辑电路图。设计步骤：（1）根据逻辑要求，定义输入输出逻辑变量并定义状态含义，列出真值表；（2）由真值表写出逻辑函数表达式；（3）化简逻辑函数表达式；（4）画出逻辑图。13.4.3

组合逻辑电路的设计第30页，共52页，2023年，2月20日，星期四三人表决电路例：用两输入设计三人表决电路10A+5VBCRYABCY00001110001111010010110100001111真值表每行相与，各行相或第31页，共52页，2023年，2月20日，星期四三人表决电路10A+5VBCRY&&&&Y=AB+AC+BC=AB+AC+BC=ABACBC第32页，共52页，2023年，2月20日，星期四例：用与非门设计一个两位二进制数的平方电路真值表ABF300011011F2F10000000101001001F0第33页，共52页，2023年，2月20日，星期四第34页，共52页，2023年，2月20日，星期四例：设计一个数据分配器，通过控制端E来选择输入A送至输出端F1还是F2。E=0时，A送至F1,E=1时，A送至F2。电路EAF1F2第35页，共52页，2023年，2月20日，星期四&&1数据分配器电路图第36页，共52页，2023年，2月20日，星期四13.5加法器1.半加器=1&ABSCS=AB+AB=A+BC=AB半加器逻辑图第37页，共52页，2023年，2月20日，星期四

两个二进制数相加，称为“半加”，实现半加操作的电路叫做半加器。S=AB+AB=A+BC=AB真值表ABC0000101011S010110COSCAB半加器逻辑符号第38页，共52页，2023年，2月20日，星期四2.全加器输入信号：加数被加数从低位来的进位输出信号：本位的和向高位的进位数第39页，共52页，2023年，2月20日，星期四真值表逻辑表达式F=真值为1各行的乘积项的逻辑和第40页，共52页，2023年，2月20日，星期四第41页，共52页，2023年，2月20日，星期四ΣΣ1COCO逻辑符号Σ第42页，共52页，2023年，2月20日，星期四例：求两个四位二进制数的和：全加器逻辑图为：ΣΣΣΣ00011101001010110第43页，共52页，2023年，2月20日，星期四全加器、编码器、译码器、数据选择器等——常用数字集成组合逻辑电路13.6

编码器编码：用数字或符号来表示某一对象或信号的过程。

n位二进制代码可以表示2n个信号自然二进制码：按权值计算所对应十进制数的二进制的代码8421编码：将十进制的十个数0、1、2…9编成4位二进制的8421代码第44页，共52页，2023年，2月20日，星期四编码器&&&&•••••••••••••••+5VR10Y30123456789

0111Y2Y1Y0第45页，共52页，2023年，2月20日，星期四8421码编码表13.6编码器第46页，共52页，2023年，2月20日，星期四

译码是编码的反过程，将二进制代码按编码时的原意翻译成有特定意义的输出量。13.7

译码器1.变量译码器若输入变量的数目为n，则输出端的数目N=2n例如：2线—4线译码器、3线—8线译码器、

4线—16线译码器等。现以3线—8线译码器74LS138为例说明第47页，共52页，2023年，2月20日，星期四VCCY0Y1Y2Y3Y4Y5Y612345678

A0A1

A2

SB

SCSAY7

地

74LS1381615141312111091234567874LS138管脚图A2A0是译码器输入端；Y0Y7是译码器输出端，且低电平有效；SCSBSA为三个使能输入端，只有当它们分别为0、0