计算机组成原理白中英本科生试题库整理附答案

千里之行，始于足下让知识带有温度。第第2页/共2页精品文档推荐计算机组成原理白中英本科生试题库整理附答案一、挑选题

1从器件角度看，计算机经受了五代变化。但从系统结构看，至今绝大多数计算机仍属于（B）计算机。

A并行

B冯·诺依曼

C智能

D串行

2某机字长32位，其中1位表示符号位。若用定点整数表示，则最小负整数为（A）。

A-(231-1)

B-(230-1)

C-(231+1)

D-(230+1)

3以下有关运算器的描述，（C）是正确的。

A只做加法运算

B只做算术运算

C算术运算与规律运算

D只做规律运算

4EEPROM是指（D）

A读写存储器

B只读存储器

C闪速存储器

D电擦除可编程只读存储器

5常用的虚拟存储系统由（B）两级存储器组成，其中辅存是大容量的磁表面存储器。

Acache-主存

B主存-辅存

Ccache-辅存

D通用寄存器-cache

6RISC访内指令中，操作数的物理位置普通支配在（D）

A栈顶和次栈顶

B两个主存单元

C一个主存单元和一个通用

寄存器

D两个通用寄存器

7当前的CPU由（B）组成。

A控制器

B控制器、运算器、cache

C运算器、主存

D控制器、ALU、主存

8流水CPU是由一系列叫做“段”的处理部件组成。和具备m个并行部件的CPU相比，一个m段流水CPU的吞吐能力是（A）。

A具备同等水平

B不具备同等水平

C小于前者

D大于前者

9在集中式总线仲裁中，（A）方式响应时光最快。

A自立哀求

B计数器定时查询

C菊花链

D分布式仲裁

10CPU中跟踪指令后继地址的寄存器是（C）。

A地址寄存器

B指令计数器

C程序计数器

D指令寄存器

11从信息流的传输速度来看，（A）系统工作效率最低。

A单总线

B双总线

C三总线

D多总线

12单级中断系统中，CPU一旦响应中断，立刻关闭（C）标志，以防止本次中断服务结束前同级的其他中断源产生另一次中断举行干扰。

A中断允许

B中断哀求

C中断屏蔽

DDMA哀求

13下面操作中应当由特权指令完成的是（B）。

A设置定时器的初值

B从用户模式切换到管理员

模式

C开定时器中断

D关中断

14冯·诺依曼机工作的基本方式的特点是（B）。

A多指令流单数据流

B按地址拜访并挨次执行指令

C堆栈操作

D存贮器按内容挑选地址

15在机器数（B）中，零的表示形式是唯一的。

A原码

B补码

C移码

D反码

16在定点二进制运算器中，减法运算普通通过（D）来实现。

A原码运算的二进制减法

器

B补码运算的二进制减法器

C原码运算的十进制加法器

D补码运算的二进制加法器17某计算机字长32位，其存储容量为256MB，若按单字编址，它的寻址范围是（D）。

A0—64M

BB0—32MB

C0—32M

D0—64M

18主存贮器和CPU之间增强cache的目的是（A）。

A解决CPU和主存之间的

速度匹配问题B扩大主存贮器容量C扩大CPU中通用寄存器的

数量

D既扩大主存贮器容量，又扩

大CPU中通用寄存器的数

量

19单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数外，另一个常需采纳（C）。

A堆栈寻址方式

B立刻寻址方式

C隐含寻址方式

D间接寻址方式20同步控制是（C）。

A只适用于CPU控制的方

式B只适用于外围设备控制的

方式

C由统一时序信号控制的方

式

D全部指令执行时光都相同

的方式

21描述PCI总线中基本概念不正确的句子是（CD）。

APCI总线是一个与处理

BPCI总线的基本传输机制

CPCI设备一定是主设备

D系统中只允许有一条PCI

器无关的高速外围设备是猝发式传送总线

22CRT的辨别率为1024×1024像素，像素的色彩数为256，则刷新存储器的容量为（B）

A512K

BB1MB

C256KB

D2MB

23为了便于实现多级中断，保存现场信息最有效的方法是采纳（B）。

A通用寄存器

B堆栈

C存储器

D外存

24特权指令是由（C）执行的机器指令。

A中断程序

B用户程序

C操作系统核心程序

DI/O程序25虚拟存储技术主要解决存储器的（B）问题。

A速度

B扩大存储容量

C成本

D前三者兼顾26引入多道程序的目的在于（A）。

A充分利用CPU，削减等

待CPU时光B提高实时响应速度C有利于代码分享，削减主

辅存信息交换量

D充分利用存储器

27下列数中最小的数是（C）

A（101001）2

B（52）8

C（101001）BC

DD（233）1628某DRAM芯片，其存储容量为512×8位，该芯片的地址线和数据线的数目是（D）。

A8，512

B512，8

C18，8

D19，829在下面描述的汇编语言基本概念中，不正确的表述是（D）。

A对程序员的训练要求来

说，需要硬件学问B汇编语言对机器的依靠性

高

C用汇编语言编写程序的难

度比高级语言小

D汇编语言编写的程序执行

速度比高级语言慢

30交错存储器实质上是一种多模块存储器，它用（A）方式执行多个自立的读写操作。

A流水

B资源重复

C挨次

D资源分享31寄存器间接寻址方式中，操作数在（B）。

A通用寄存器

B主存单元

C程序计数器

D堆栈

32机器指令与微指令之间的关系是（A）。

A用若干条微指令实现一

条机器指令B用若干条机器指令实现一

条微指令

C用一条微指令实现一条机

器指令

D用一条机器指令实现一条

微指令

33描述多媒体CPU基本概念中，不正确的是（CD）。

A多媒体CPU是带有MMX

技术的处理器BMMX是一种多媒体扩展结

构

CMMX指令集是一种多指令

流多数据流的并行处理指

令

D多媒体CPU是以超标量结

构为基础的CISC机器

34在集中式总线仲裁中，（A）方式对电路故障最敏感。

A菊花链

B自立哀求

C计数器定时查询D

35流水线中造成控制相关的缘由是执行（A）指令而引起。

A条件转移

B访内

C算逻

D无条件转移

36PCI总线是一个高带宽且与处理器无关的标准总线。下面描述中不正确的是（B）。

A采纳同步定时协

议

B采纳分布式仲裁策略

C具有自动配置能力

D适合于低成本的小系统37下面陈述中，不属于外围设备三个基本组成部分的是（D）。

A存储介质

B驱动装置

C控制电路

D计数器

38中断处理过程中，（B）项是由硬件完成。

A关中断

B开中断

C保存CPU现场

D恢复CPU现场

39IEEE1394是一种高速串行I/O标准接口。以下选项中，（D）项不属于IEEE1394的协议集。

A业务层

B链路层

C物理层

D串行总线管理

40运算器的核心功能部件是（B）。

A数据总线

BALU

C状态条件寄存器

D通用寄存器

41某单片机字长32位，其存储容量为4MB。若按字编址，它的寻址范围是（A）。

A1M

B4MB

C4M

D1MB

42某SRAM芯片，其容量为1M×8位，除电源和接地端外，控制端有E和R/W#，该芯片的管脚引出线数目是（D）。

A20

B28

C30

D32

43双端口存储器所以能举行高速读/写操作，是由于采纳（D）。

A高速芯片

B新型器件

C流水技术

D两套互相自立的读写电路44单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数以外，另一个数常需采纳（C）。A堆栈寻址方式B立刻寻址方式C隐含寻址方式D间接寻址方式45为确定下一条微指令的地址，通常采纳断定方式，其基本思想是（C）。A用程序计数器PC来产生后继微指令地址B用微程序计数器μPC来产生后继微指令地址C通过微指令挨次控制字段由设计者指定或由设计者指定的判别字段控制产生后继微指令地址

D通过指令中指定一个特地

字段来控制产生后继微指

令地址二、填空题

1字符信息是符号数据，属于处理（非数值）领域的问题，国际上采纳的字符系统是七单位的（ASCII）码。P23

2按IEEE754标准，一个32位浮点数由符号位S（1位）、阶码E（8位）、尾数M（23位）三个域组成。其中阶码E的值等于指数的真值（e）加上一个固定的偏移值（127）。P17

3双端口存储器和多模块交错存储器属于并行存储器结构，其中前者采纳（空间）并行技术，后者采纳（时光）并行技术。P86

4衡量总线性能的重要指标是（总线带宽），它定义为总线本身所能达到的最高传输速率，单位是兆字节每秒（MB/s）。P186

5在计算机术语中，将ALU控制器和（cache）存储器合在一起称为（CPU）。P139

6数的真值变成机器码可采纳原码表示法，反码表示法，（补码）表示法，（移码）表示法。P19-P21

7广泛使用的（SRAM）和（DRAM）都是半导体随机读写存储器。前者的速度比后者快，但集成度不如后者高。P66

8反映主存速度指标的三个术语是存取时光、（存储周期）和（存储器带宽）。P66

9形成指令地址的办法称为指令寻址，通常是（挨次）寻址，碰到转移指令时（跳动）寻址。P12310CPU从（主存中）取出一条指令并执行这条指令的时光和称为（指令周期）。

11定点32位字长的字，采纳2的补码形式表示时，一个字所能表示的整数范围是（-2的31次方到2的31次方减1）。P20

12IEEE754标准规定的64位浮点数格式中，符号位为1位，阶码为11位，尾数为52位，则它能表示的最大规格化正数为（+［1+（1-522-）］10252?）。P18？？？？

13浮点加、减法运算的步骤是（0操作处理）、（比较阶码大小并完成对阶）、（尾数举行加或减运算）、（结果规格化并举行舍入处理）、（溢出处理）。P52

14某计算机字长32位，其存储容量为64MB，若按字编址，它的存储系统的地址线至少需要（14）条。32

1024

64?KB=2048KB(寻址范围)=2048=?)(8化为字的形式21415一个组相联映射的Cache，有128块，每组4块，主存共有16384块，每块64个字，则主存地址共（20）位，其中主存字块标记应为（8）位，组地址应为（6）位，Cache地址共（7）位。182=1638464

?字28=

4

12816384

÷26=412827=128

16CPU存取出一条指令并执行该指令的时光叫（指令周期），它通常包含若干个（CPU周期），而后者又包含若干个（时钟周期）。P131

17计算机系统的层次结构从下至上可分为五级，即微程序设计级（或规律电路级）、普通机器级、操作系统级、（汇编语言）级、（高级语言）级。P13

18十进制数在计算机内有两种表示形式：（字符串）形式和（压缩的十进制数串）形式。前者主要用在非数值计算的应用领域，后者用于直接完成十进制数的算术运算。P19

19一个定点数由符号位和数值域两部分组成。按小数点位置不同，定点数有（纯小数）和（纯整数）两种表示办法。P16

20对存储器的要求是容量大、速度快、成本低，为了解决这三方面的冲突，计算机采纳多级存储体系结构，即（高速缓冲存储器）、（主存储器）、（外存储器）。P66

21高级的DRAM芯片增加了基本DRAM的功能，存取周期缩短至20ns以下。举出三种高级DRAM芯片，它们是（FPM-DRAM）、（CDRAM）、（SDRAM）。P75

22一个较完美的指令系统，应该有（数据处理）、（数据存储）、（数据传送）、（程序控制）四大类指令。P119

23机器指令对四种类型的数据举行操作。这四种数据类型包括（地址）型数据、（数值）型数据、（字符）型数据、（规律）型数据。P110

24CPU中保存当前正在执行的指令的寄存器是（指令寄存器），指示下一条指令地址的寄存器是（程序寄存器），保存算术规律运算结果的寄存器是（数据缓冲寄冲器）和（状态字寄存器）。P129

25数的真值变成机器码时有四种表示办法，即（原码）表示法，（补码）表示法，（移码）表示法，（反码）表示法。P19-P21

26主存储器的技术指标有（存储容量），（存取时光），（存储周期），（存储器带宽）。P67

27cache和主存构成了（内存储器），全由（CPU）来实现。P66

31接使用西文键盘输入汉字，举行处理，并显示打印汉字，要解决汉字的（输入编码）、（汉字内码）和（字模码）三种不同用途的编码。P24

三、简答题

1假设主存容量16M×32位，Cache容量64K×32位，主存与Cache之间以每块4×32位大小传送数据，请确定直接映射方式的有关参数，并画出内存地址格式。

解：64条指令需占用操作码字段（OP）6位，源寄存器和目标寄存器各4位，寻址模式（X）2位，形式地址（D）16位，其指令格式如下：

X=00寄存器寻址操作数由源寄存器号和目标寄存器号指定

X=01直接寻址有效地址E=(D)

X=10变址寻址有效地址E=(Rx)＋D

X=11相对寻址有效地址E=（PC）＋D

其中Rx为变址寄存器（10位），PC为程序计数器（20位），位移量D可正可负。该指令格式可以实现RR型，RS型寻址功能。

2指令和数据都用二进制代码存放在内存中，从时空观角度回答CPU如何区别读出的代码是指令还是数据。

解：计算机可以从时光和空间两方面来区别指令和数据，在时光上，取指周期从内存中取出的是指令，而执行周期从内存取出或往内存中写入的是数据，在空间上，从内存中取出指令送控制器，而执行周期从内存从取的数据送运算器、往内存写入的数据也是来自于运算器。

4用定量分析办法证实多模块交错存储器带宽大于挨次存储器带宽。

证实：假设（1）存储器模块字长等于数据总线宽度

（2）模块存取一个字的存储周期等于T.

（3）总线传送周期为τ

（4）交错存储器的交错模块数为m.

交错存储器为了实现流水线方式存储，即每通过τ时光延迟后启动下一模快，应满足

T=mτ,(1)

交错存储器要求其模快数>=m,以保证启动某模快后经过mτ时光后再次启动该模快时，它的上次存取操作已经完成。

这样延续读取m个字所需要时光为

t1=T+(m–1)τ=mг+mτ–τ=(2m–1)τ(2)

故交错存储器带宽为W1=1/t1=1/(2m-1)τ(3)

而挨次方式存储器延续读取m个字所需时光为t2=mT=m2×τ(4)

存储器带宽为W2=1/t2=1/m2×τ(5)

比较(3)和(2)式可知，交错存储器带宽>挨次存储器带宽。

10列表比较CISC处理机和RISC处理机的特点。

比较内容CISCRISC

指令系统复杂、浩大容易、精简

指令数目普通大于200普通小于100

指令格式普通大于4普通小于4

寻址方式普通大于4普通小于4

指令字长不固定等长

可访存指令不加限定惟独LOAD/STORE指令

各种指令使用频率相差很大相差不大

各种指令执行时光相差很大绝大多数在一个周期内完成

优化编译实现很难较简单

程序源代码长度较短较长

控制器实现方式绝大多数为微程序控制绝大部分为硬布线控制

软件系统开发时光较短较长

11设存储器容量为128M字，字长64位，模块数m=8，分离用挨次方式和交错方式举行组织。存储周期T=200ns，数据总线宽度为64位，总线传送周期

τ=50ns。问挨次存储器和交错存储器的带宽各是多少？

15PCI总线中三种桥的名称是什么？简述其功能。

解：PCI总线有三种桥，即HOST/PCI桥（简称HOST桥），PCI/PCI桥，PCI/LAGACY桥。在PCI总线体系结构中，桥起着重要作用：

（1）它衔接两条总线，使总线间互相通信。

（2）桥是一个总线转换部件，可以把一条总线的地址空间映射到另一条总线的地址空间上，从而使系统中随意一个总线主设备都能看到同样的一份地址表。

（3）利用桥可以实现总线间的猝发式传送。

17画图说明现代计算机系统的层次结构。P13-14

5级高级语言级编译程序

4级汇编语言级汇编程序

3级操作系统级操作系统

2级普通机器级微程序

1级微程序设计级直接由硬件执行

18CPU中有哪几类主要寄存器？用一句话回答其功能。

解：A，数据缓冲寄存器（DR）；B，指令寄存器（IR）；C，程序计算器PC；D，数据地址寄存器(AR)；通用寄存器（R0~R3）；F，状态字寄存器（PSW）

24简要总结一下，采纳哪几种技术手段可以加快存储系统的拜访速度？

①内存采纳更高速的技术手段，②采纳双端口存储器，③采纳多模交错存储器

25求证：[-y]补=-[y]补(mod2n+1)

证实：由于[x-y]补=[x]补-[y]补=[x]补+[-y]补

又由于[x+y]补=[x]补+[y]补（mod2n+1）所以[y]补=[x+y]补-[x]补

又[x-y]补=[x+(-y)]补=[x]补+[-y]补所以[-y]补=[x-y]补-[x]补

[y]补+[-y]补=[x+y]补+[x-y]补-[x]补-[x]补=0故[-y]补=-[y]补(mod2n+1)

29设由S，E，M三个域组成的一个32位二进制字所表示的非零规格化数x，真值表示为x＝(-1)s×(1.M)×2E-127

问：它所能表示的规格化最大正数、最小正数、最大负数、最小负数是多少？

解：（１）最大正数（２）最小正数

011111111

11111111111111111111111

X=[1+(1-2-23)]×2127（３）最小负数

１11111111

11111111111111111111111

X==-[1+(1-2-23)]×2127

30画出单级中断处理过程流程图（含指令周期）。

35写出下表寻址方式中操作数有效地址E的算法。

000000

000

000000000000000000000

00

X=1.0×2-128

１00000

000

000000000000000000

00000

X=-1.0×2

40为什么在计算机系统中引入DMA方式来交换数据？若使用总线周期挪用方式，DMA控制器占用总线举行数据交换期间，CPU处于何种状态？P253、254

为了减轻cpu对I/O操作的控制，使得cpu的效率有了提高。

可能碰到两种状况：一种是此时CPU不需要访内，如CPU正在执行乘法命令；另一种状况是，I/O设备访内优先，由于

I/O访内有时光要求，前一个I/O数据必需在下一个访内哀求到来之前存取完毕。

41何谓指令周期？CPU周期？时钟周期？它们之间是什么关系？

指令周期是执行一条指令所需要的时光，普通由若干个机器周期组成，是从取指令、分析指令到执行完所需的所有时光。

CPU周期又称机器周期，CPU拜访一次内存所花的时光较长，因此用从内存读取一条指令字的最短时光来定义。一个指令周期常由若干CPU周期构成

时钟周期是由CPU时钟定义的定长时光间隔，是CPU工作的最小时光单位，也称节拍脉冲或T周期

47比较cache与虚存的相同点和不同点。

相同点：（1）动身点相同；都是为了提高存储系统的性能价格比而构造的分层存储体系。（2）原理相同；都是利用了程序运行时的局部性原理把最近常用的信息块从相对慢速而大容量的存储器调入相对高速而小容量的存储器.

不同点：（1）侧重点不同；cache主要解决主存和CPU的速度差异问题；虚存主要是解决存储容量问题。（2）数据通路不同；CPU与cache、主存间有直接通路；而虚存需依靠辅存，它与CPU间无直接通路。（3）透亮     性不同；cache对系统程序员和应用程序员都透亮     ；而虚存只对应用程序员透亮     。（4）未命名时的损失不同；主存未命中时系统的性能损失要远大于cache未命中时的损失。

48设[N]补=anan-1…a1a0，其中an是符号位。

证实：

当N≥0，an=0,真值N=[N]补=an-1…a1a0=

②当N＜0，an=1，[N]补=1an-1…a1a0依补码的定义,真值N=[N]补－2^(n+1)=anan-