浅谈影响PCB信号完整性的关键因素

第第页浅谈影响PCB信号完整性的关键因素今天给大家分享的是（PCB）（信号）完整性、9个影响PCB信号完整性因素、提高PCB信号完整性规则。

一、什么是PCB信号完整性？

信号完整性(S)表示信号无失真传播的能力。信号完整性只不过是通过传输线的信号质量，还给出了信号从（驱动器）传输到（接收器）时信号衰减量的测量值。这个问题在较低频率下不是主要问题，但在PCB以较高速度和高频(>50MHZ)运行时是一个需要考虑的重要因素。在高频范围内，需要同时处理信号的数字和（模拟）方面。

传输介质对信号完整性的影响

当信号从驱动器传播到接收器时，它不会保持不变，无论发送的是什么，都会以不同程度的失真接收。这种信号失真的发生是由于阻抗不匹配、反射、振铃、串扰、抖动和地弹等因素造成的。

（PCB设计）（工程师）的主要目的是尽量减少这些因素，便于原始信号能够以最小的失真达到目的地。

二、为什么需要PCB信号完整？

PCB中存在信号完整性问题时，可能无法按预期工作。它可能以不可靠的方式工作一一有时工作有时不工作。它可能在原型阶段工作，但在量产时经常失败，它可能在实验工作，但在现场不可靠，它在旧的生产批次中工作，但在新的生产批次中失败等等。

在以下情况下，信号被认为失去了完整性：

它会变形，即它的形状从所需的形状改变

不需要的电噪声会叠加在信号上，从而降低其信噪比(S/N)

它会为电路板上的其他信号和电路产生不需要的噪声

PCB在以下情况下具有必要的信号完整性:

其内的所有信号无失真地传播

根据或优于监管标准，其设备和互连不易受到附近其他电气（产品）的外来电噪声和电磁干扰(EMI)的影响

根据或优于监管标准，它不会在连接到它或附近的（其他电路）/电缆/产品中产生、引入或辐射EMI

减少上升时间对于信号完整性非常关键

三、9个影响PCB信号完整性因素

一般来说，快速信号上升时间和高信号频率会增加信号完整性问题。我们可以将各种信号完整性问题分为以下几类：

1、不受控制的线路阻抗导致的信号衰减

（网络）上的信号质量取决于信号迹线及其返回路径的特性。在线路传输过程中，如果信号遇到线路阻抗的变化或不均勺性，就会受到反射，导致振铃和信号失真。

此外，信号上升时间越快，不受控制的线路阻抗变化引起的信号失真就越大。

解决办法：

我们可以通过以下方式减少或消除线路阻抗变化，从而最大限度地减少反射引起的信号失真：

确保信号线及其返回路径充当具有统一受控阻抗的统一传输线。

将信号返回路径作为靠近信号层放置的统一平面。

确保受控阻抗信号线看到匹配的源阻抗和接收器阻抗一一与信号线的特性阻抗相同。这可能需要在源端和接收器端添加适当的终端（电阻）。

信号完整性对PCB的成功至关重要

终端电阻的主要目的是提高信号完整性，工程师可以根据需要选择合适的，如下：

并行终止

交流终端，（射频）终端

戴维宁终止

系列终止

2、其他阻抗不连续引起的信号衰减

阻抗不连续会导致振铃和信号失真

如果信号在传输过程中遇到阻抗不连续，"它将遭受反射，从而导致振铃和信号失真。在遇到以下情况之一时，将发生线路阻抗的不连续性：

当信号在其路径中遇到过孔时。

当信号分支成两条或多条线时.

当信号返回路径平面遇到不连续性时，例如当线存根连接到信号线时平面中出现分裂

当线头连接到信号线时。

当信号线从源端开始时

当信号线终止于接收器端时

当信号和返回路径连接到（连接器）引脚时

而且，信号上升时间越快，由阻抗不连续引起的信号失真就越大。

解决办法：

我们可以通过以下方式最大限度地减少由于线路阻抗不连续而导致的信号失真：

通过使用更小的微孔和HDIPCB技术，最大限度地减少由过孔和过孔短线引起的不连续性的影响.

减少跟踪存根长度

当在多个地方使用信号时，以菊花链方式而不是多点分支方式进行布线。

在源端和接收器端使用适当的终端电阻

使用差分信号和紧密耦台的差分对，它们本质上更不受信号返回路径平面中的不连续性的影响。

确保在出现不连续性的连接器处，信号线尽可能短，信号返回路径尽可能宽。

电路板上的差分对布线

3、传播延迟引起的信号衰减

信号在PCB上从源传输到接收器需要有限的时间。信号延迟与信号线长度成正比，与特定PCB层上的信号速度成反比。如果数据信号和（时钟）信号与整体延迟不匹配，它们将在不同的时间到达接收器进行（检测），这将导致信号偏移，偏斜过大会导致信号采样错误。随着信号速度变得更高，采样率也更高，允许的偏斜变得更小，导致偏斜导致错误的可能性更大。

解决办法：

一组信号线中的偏移可以通过信号延迟匹配，主要是通过走线长度匹配来最小化。

4、信号衰减引起的信号劣化

信号在PCB线路上传播时会受到衰减，这是由于导电迹线电阻(由于集肤效应而在较高频率下会增加)和介电材料耗散因数Df引起的损耗。这两种损耗都随着频率的增加而增加，因此信号的高频分量比低频分量遭受更大的衰减，这会导致信号带宽降低，进而导致信号上升时间增加导致信号失真，并且过多的信号上升时间增加会导致数据检测错误。

解决办法：

当信号衰减是一个重要的考虑因素时，必须选择正确类型的低损耗高速材料并适当控制走线几何形状，以最大限度地减少信号损失。

5、串扰噪声引起的信号变化

信号线或返回路径平面上的快速电压或（电流）转换可能会（耦合）到相邻的信号线上，从而在相邻的信号线上产生称为串扰和开关噪声的有害信号。

由于迹线之间的互（电容）和互感而发生耦合。可以通过增加迹线之间的空间来减少这种互容和互感精合。作为经验法则，间距应为走线宽度3W)的三倍。和往常一样，更快的上升时间信号会产生更多的串扰和开关噪声。

相邻PCB信号线上的串扰

解决办法：

可以通过以下方式降低串扰和开关噪声：

增加相邻信号走线之间的间隔

使信号返回路径尽可能宽，并且像统一的平面一样均匀，避免分裂返回路径。

使用介电常数较低的PCB材料

使用差分信号和紧密耗合的差分对，它们本质上对串扰具有更强的免疫力。

6、（电源）和地分配网络引起的信号衰减

电源和接地轨或路径或平面具有非常低但有限的非零阻抗。当输出信号和内部门切换状态时，通过电源和接地轨路径平面的电流会发生变化，从而导致电源和接地路径中的电压降。这将降低设备电源和接地引脚上的电压。这种情况的频率越高，信号转换时间越快，同时切换状态的线路数量越多，电源和接地轨之间的电压下降就越大。这将降低信号的噪声容限，如果过多，会导致设备发生故障。

解决办法：

为了减少这些影响，配电网络的设计必须能够最大限度地降低（电力系统）的阻抗：

电源层和接地层应尽可能靠近放置，并尽可能靠近PCB表面，可以减少过孔电感。

多个低电感去耦电容应跨电源和接地轨使用，并且应尽可能靠近器件电源和接地引脚放置

使用短引线的设备封装。

为电源和接地使用薄的高电容核心显着增加了电容并降低了电源和接地轨之间的阻抗。

7、EMI/（EMC）引起的信号衰减

EMI/EMC随着频率和更快的信号上升时间而增加。对于单端信号电流，辐射远场强度随频率线性增加并与差分信号电流成正比。

解决办法：

可以通过减小电流环路面积来降低EMI。

PCB敏感元件

8、由于过孔存根和迹线存根导致的信号完整性问题

过孔存根是过孔的一部分，不用于信号传输。过孔短截线充当具有特定谐振频率的谐振电路，在该频率下它在其中存储最大能量。如果信号在该频率或接近该频率处具有重要分量，则由于过孔短线在其谐振频率下的能量需求，该信号分量将被严重衰减。

在下面描述的示例中，过孔,的A部分用于从外层上的导体CI到内层上的导体Cn的信号传播。但是过孔的B部分是无关的一一因此，是过孔存根。

过孔短截线是PCB中严重信号衰减的原因

解决办法：

长短截线可能会充当（天线），从而增加符合EMC标准的问题。存根迹线还会产生对信号完整性产生负面影响的反射。高速信号上的上拉或下拉电阻是存根的常见来源。如果需要此类电阻，则将信号路由为菊花链。

通过实施菊花链路由避免存根跟踪

9、地弹引起的信号完整性问题

由于电流过大，电路的接地参考电平从原来的位置偏移。这是由于接地电阻和互连电阻(例如接合线和迹线)造成的。因此，地