EDA技术应用的项目12电子课件

21、没有人陪你走一辈子，所以你要适应孤独，没有人会帮你一辈子，所以你要奋斗一生。22、当眼泪流尽的时候，留下的应该是坚强。23、要改变命运，首先改变自己。24、勇气很有理由被当作人类德性之首，因为这种德性保证了所有其余的德性。--温斯顿．丘吉尔。25、梯子的梯阶从来不是用来搁脚的，它只是让人们的脚放上一段时间，以便让别一只脚能够再往上登。EDA技术应用的项目12电子课件.EDA技术应用的项目12电子课件.21、没有人陪你走一辈子，所以你要适应孤独，没有人会帮你一辈子，所以你要奋斗一生。22、当眼泪流尽的时候，留下的应该是坚强。23、要改变命运，首先改变自己。24、勇气很有理由被当作人类德性之首，因为这种德性保证了所有其余的德性。--温斯顿．丘吉尔。25、梯子的梯阶从来不是用来搁脚的，它只是让人们的脚放上一段时间，以便让别一只脚能够再往上登。EDA技术应用的项目12电子课件.《EDA技术应用》课程课件项目十二DDS信号源的设计一、项目描述了解数字频率合成(DDS)工作原理。掌握DDS合成器三个主要模块：频率控制寄存器、高速相位累加器和正弦查找表。本项目是采用ALTERA公司的Cyclone系列FPGA芯片利用直接数字频率合成的原理，实现一个频率、幅度、相位可调的正弦波信号发生器。1.项目任务《EDA技术应用》课程课件项目十二DDS信号源的设计

一、项目描述了解数字频率合成(DDS)工作原理。掌握DDS合成器三个主要模块：频率控制寄存器、高速相位累加器和正弦查找表。本项目是采用ALTERA公司的Cyclone系列FPGA芯片利用直接数字频率合成的原理，实现一个频率、幅度、相位可调的正弦波信号发生器。1.项目任务一、项目描述2.项目目标序号类别目标一知识点了解DDS的实现原理了解DDS系统功能的各种要求掌握实现DDS系统的各模块功能掌握VHDL语言和C语言的协同设计原理掌握调用LPM模块的方法二技能会利用LPM模块进行设计能使用VHDL语言和C语言进行协同设计能使用QuartusII软件的对设计电路进行功能仿真使用QuartusII软件下载设计文件到学习开发板学习开发板的调试三职业素养学生的沟通能力及团队协作精神良好的职业道德质量、成本、安全、环保意识二、项目资讯可编程逻辑器件概述FPGA与CPLDPLD开发软件可编程逻辑器件的设计应用流程数字频率合成(DDS)工作原理

LPM模块的调用方法（前四项参见专题课件相应内容）

六项内容二、项目资讯包括设计准备、设计输入、设计处理和器件编程四个步骤相应的功能仿真（前仿真）、时序仿真（后仿真）和器件测试三个设计验证过程。

可编程逻辑器件的设计应用流程三、项目分析1.信号产生的方法RC振荡器：频率稳定度不高LC振荡器：频率稳定度不高石英晶体振荡器：频率稳定度高，但频率调节困难

三、项目分析1.信号产生的方法频率稳定度高，但频率很难连续步进三、项目分析1.信号产生的方法DDS(DirectDigitalSynthesizer)即直接数字合成器，是一种新型的频率合成技术，具有较高的频率分辨率，可以实现快速的频率切换，并且在改变频率的同时能够保持相位的连续，很容易实现频率、相位和幅值的数控调制。因此，在现代电子系统及设备的频率源设计中，尤其在通信领域，DDS应用越来越广泛。三、项目分析对于一个频率为的正弦信号，可以用下式来描述：2.直接数字频率合成的原理其相位：将正弦信号的相位和幅值均转化为数字量用频率为的基准时钟对正弦信号进行抽样将2π切割成2N等份作为最小量化单位，从而得到△θ的数字量M为：三、项目分析2.直接数字频率合成的原理当M取1时，可以得到输出信号的最小频率步进为：三、项目分析2.直接数字频率合成的原理

由于正弦函数为非线性函数，很难实时计算，一般通过查表的方法来快速获得函数值。DDS正弦信号发生器原理框图：三、项目分析2.直接数字频率合成的原理三、项目分析3.系统设计思路FPGA的技术方案三、项目分析4.技术指标设计要求如下：（1）产生正弦波波形；（2）输出信号频率范围0Hz~4MHz，频率步进间隔为10KHz或100KHz可选；设计4个按键用来控制频率增减，用数码管显示频率值。（3）输出信号幅值范围0~5V（峰—峰值），波形幅值和相位可调。四、项目实施微机一台（WindowsXP系统、安装好QuartusⅡ5.0等相关软件）EDA学习开发板一块USB电源线一条ISP下载线一条。硬件平台准备四、项目实施——1.方案设计四、项目实施——1.方案设计硬件电路详细设计高速D/A转换电路设计FPGA内部逻辑设计

滤波电路的设计信号放大电路的设计驱动电路的设计四、项目实施——2.DDS子系统设计DDS子系统参数的确定（1）输出带宽当频率控制字M=1时，输出信号的最低频率为

fomin=fclk/2N式中，fclk为系统时钟频率，N为相位累加器的位数。当N取值很大时，最低输出频率可以达到很低，甚至可以认为DDS的最低频率为零频。DDS的最高输出频率由系统时钟频率和一个周期波形采样点数决定。当系统时钟频率为，采样点数为X，则最高输出频率为

fomax=fclk/X

四、项目实施——2.DDS子系统设计（2）频率稳定度。DDS信号的频率稳定度等同于外部时钟信号的频率稳定度。由于外部时钟信号一般采用晶体振荡器，因此，DDS信号频率可以达到很高的稳定度。（3）频率分辨率。频率分辨率由下式决定：如果参考时钟频率取40MHz，相位累加器位数取32，可求得最小频率步进值为：四、项目实施——2.DDS子系统设计DDS子系统参数的确定（1）系统时钟频率：40MHz；（2）频率控制字的位宽：32位；（3）相位累加器的位宽：32位；（4）波形存储器的地址位宽：10位；（5）波形存储器的数据位宽：10位。最小频率步进值四、项目实施——2.DDS子系统设计DDS子系统顶层原理图四、项目实施——2.DDS子系统设计频率字设定及显示模块

ADD_SUB_8BIT模块功能：实现8位的加减法计算，每来一个脉冲模块自加一或自减一。模块通过输出控制数码管将频率值显示出来。本模块包括一个8位的LPM_ADD_SUB(加减模块)和8位的LPM_FF（触发器模块）。ADD_SUB_32BIT模块功能：实现32位的加减法计算，每来一个脉冲模块自加或自减100KHz频率。本模块包括一个32位的LPM_ADD_SUB(加减模块)和32位的LPM_FF（触发器模块）。四、项目实施——2.DDS子系统设计Addsub32模块设计本模块中使用了两个LPM模块，分别是ADD_SUB_32BIT(加减模块)，DFF_32（触发器模块）四、项目实施——2.DDS子系统设计LPM_ADD_SUB模块的调用（1）新建一个电路原理图文件（2）在原理图中空白处双击，出现下面对话框，点击图中红色标记按钮。四、项目实施——2.DDS子系统设计LPM_ADD_SUB模块的调用（3）分别点击红色标记处按钮，进入LPM模块选择界面。（4）选中红色标记中的LPM_ADD_SUB模块，并给模块命名，进入下一界面。四、项目实施——2.DDS子系统设计LPM_ADD_SUB模块的调用（5）本界面是设定模块的输入位数，由于要实现32位的加减法计算，所以选择32位。计算模式选择加减共存模式，并通过add_sub输入端选择，输入为1时是加法模式，0为减法模式。四、项目实施——2.DDS子系统设计LPM_ADD_SUB模块的调用（6）由于需要设计的模块功能是每触发一次，就作一次加法或减法运算，并且值固定是增加或减少100KHz。通过计算得：将此值固定在B输入端。四、项目实施——2.DDS子系统设计LPM_ADD_SUB模块的调用（7）向模块中添加一个clock信号，用来控制模块的动作，每来一个上升沿，就作一次加减法。到此本模块的设定基本完成，一直点击next，直到最后点击finish，完成模块的设计。四、项目实施——2.DDS子系统设计LPM_FF模块的调用（1）新建一个电路原理图文件（2）在原理图中空白处双击，出现下面对话框，点击图中红色标记按钮。四、项目实施——2.DDS子系统设计LPM_FF模块的调用（3）分别点击红色标记处按钮，进入LPM模块选择界面。（4）选中红色标记中的LPM_FF模块，并给模块命名，进入下一界面。四、项目实施——2.DDS子系统设计LPM_FF模块的调用（5）本界面是设定模块的输入位数，所以选择32位。触发器模式选择D触发器。到此本模块的设定基本完成，一直点击next，直到最后点击finish，完成模块的设计。四、项目实施——2.DDS子系统设计分频模块（ALTPLL模块的调用）（1）新建一个电路原理图文件（2）在原理图中空白处双击，出现下面对话框，点击图中红色标记按钮。四、项目实施——2.DDS子系统设计分频模块（ALTPLL模块的调用）（3）分别点击红色标记处按钮，进入LPM模块选择界面。（4）选中红色标记中的ALTPLL模块，并给模块命名，进入下一界面。四、项目实施——2.DDS子系统设计分频模块（ALTPLL模块的调用）（5）由于实验板上的晶振频率是50MHz，所以在输入clock0框中填入50。四、项目实施——2.DDS子系统设计分频模块（ALTPLL模块的调用）（6）按红色中的要求选择复选框。四、项目实施——2.DDS子系统设计分频模块（ALTPLL模块的调用）（7）由于设计需要40MHz的时钟信号，所以我们利用ALTPLL模块实现了一个0.8分频。到此本模块的设定基本完成，一直点击next，直到最后点击finish，完成模块的设计。四、项目实施——2.DDS子系统设计累加器（ACC）模块（1）libraryieee;useieee.std_logic_1164.all;useieee.std_logic_unsigned.all;useieee.std_logic_arith.all;entityacctestis port(clk:instd_logic; freqin:instd_logic_vector(31downto0); phasein:instd_logic_vector(31downto0);accout:outstd_logic_vector(9downto0) );endacctest;四、项目实施——2.DDS子系统设计累加器（ACC）模块（2）architecturebehavofacctestissignalacc:std_logic_vector(31downto0);signalfreq:std_logic_vector(31downto0);signalphase:std_logic_vector(31downto0);signalq:std_logic_vector(31downto0);beginprocess(clk) begin if(clk'eventandclk='0')then freq<=freqin; phase<=phasein; acc<=acc+freq; endif; q<=acc+phase; accout<=q(31downto22); endprocess;endbehav;四、项目实施——2.DDS子系统设计C语言生成正弦函数关系数据

#include<stdio.h>#include"math.h"main(){inti;floats;for(i=0;i<1024;i++){s=sin(atan(1)*8*i/1024);printf("%d:%d;\n",i,(int)((s+1)*1023/2));}}在TURBOC中编译此段程序，并生成EXE文件，然后在DOS下运行生成的EXE文件，在执行DOS命令：SIN_ROM>SIN_ROM.mif，生成mif文件，再加上mif文件的头部说明，就建成了一张正弦函数关系表。四、项目实施——2.DDS子系统设计正弦函数关系表

WIDTH=10;DEPTH=1024;ADDRESS_RADIX=DEC;DATA_RADIX=DEC;CONTENTBEGIN0:511;1:514;2:517;3:520;4:524;5:527;6:530;7:533;8:536;9:539;10:542;11:545;12:549;13:552;14:555;15:558;……mif文件的头部说明四、项目实施——2.DDS子系统设计ROM模块的调用

（1）新建一个电路原理图文件（2）在原理图中空白处双击，出现下面对话框，点击图中红色标记按钮。四、项目实施——2.DDS子系统设计ROM模块的调用（3）分别点击红色标记处按钮，进入LPM模块选择界面。（4）选中红色标记中的ROM模块，并给模块命名，进入下一界面。四、项目实施——2.DDS子系统设计ROM模块的调用（5）本设计中ROM的地址线需要10条，数据线需要10条，所以按照红色标记选择参数。四、项目实施——2.DDS子系统设计ROM模块的调用（6）按照红色标记选择参数。四、项目实施——2.DDS子系统设计ROM模块的调用（7）将生成的mif格式的正弦函数关系表导入到ROM中。到此本模块的设定基本完成，一直点击next，直到最后点击finish，完成模块的设计。四、项目实施——3.高速A/D转换电路设计

高速D/A转换器——AD7533四、项目实施——4.模拟子系统设计D/A转换电路四、项目实施——4.模拟子系统设计滤波电路四、项目实施——4.模拟子系统设计放大及驱动电路增益可调放大电路差分放大电路驱动电路四、项目实施——5.波形仿真波形仿真结果

波形图中：CLK的频率为40M，此时设定的频率字freqin为40000，所以此时能产生40KHz的正弦波形。初相位phasein设定为3，即初相位为 Sinout输出的是ROM的地址，通过输出地址可在ROM中查询出对应的正弦波的模拟值。四、项目实施——6.测试结果100kHz正弦波四、项目实施——6.测试结果1MHz正弦波四、项目实施5.硬件电路调试及排故

电路调试：

拨动拨码开关SWD0，并按KEY0键提高或降低频率，观察示波器波形。故障分析及排除：

在确认学习开发板无故障的前提下： 1．无论怎样拨动拨码开关和按键，数码管均没有显示。出现这种情况，很可能是管脚没有分配好，或者分配了管脚，但是没有重新编译，这是大多数同学容易犯得毛病。2．按动按键，数码管显示数字不正确。出现这种情况，首先应检查电路设计是否有误，再检查管脚分配是否正确。五、项目评价与总结提高考核点及占项目分值比建议考核方式评价标准优良及格1．根据项目要求完成资讯并制订行动方案（15%）教师评价+互评能根据项目要求很好地完成资讯及学习，能制订合理的行动计划，计划详细。能根据项目要求完成资讯及学习，能制订合理的行动计划。能根据项目要求完成资讯及学习，能制订合理的行动计划2．详细设计（20%）教师评价+互评DDS软硬件设计正确，项目方案可实施。DDS软硬件设计基本正确，项目方案需要调整。DDS软硬件设计思路基本正确，但有一定缺陷。3．操作实施（30%）教师评价+自评能正确使用QuartusII软件综合、编译、仿真并下载程序到学习板，能正确调试电路，