锁相环典型应用

锁相环典型应用第1页，课件共18页，创作于2023年2月2、锁相分频：

在锁相环路中插入倍频器就可构成锁相分频电路。如下图所示：ωi(t)PDLFVCOvi(t)vo(t)ωo(t)Nωo(t)当环路锁定时：式中N为倍频器的倍频次数。继续休息1休息2返回第2页，课件共18页，创作于2023年2月3、锁相混频器

设混频器的本振信号频率为ωL

，在ωL>ωo时混频器的输出频率为（ωL-ωo），经差频放大器后加到鉴相器上。当环路锁定时继续ωo(t)ωi(t)ωL(t)

PDLFVCOvi(t)vo(t)|ωL(t)-ωo(t)|

混频差频放大休息1休息2返回第3页，课件共18页，创作于2023年2月4、频率合成器

频率合成器是利用一个标准信号源的频率来产生一系列所需频率的技术。锁相环路加上一些辅助电路后，就能容易地对一个标准频率进行加、减、乘、除运算而产生所需的频率信号，且合成后的信号频率与标准信号频率具有相同的长期频率稳定度及具有较好的频率纯度，如果结合单片微机技术，可实现自动选频和频率扫描。锁相式单环频率合成器基本组成如下图所示：当环路锁定后，鉴相器两路输入频率相等即：当N改变时，输出信号频率相应为fi

的整数倍变化。PDLFVCOvi(t)vo(t)fi(t)fo(t)fo(t)/N晶振fi(t)/M继续休息1休息2返回第4页，课件共18页，创作于2023年2月

环C例：下图为三环式频率合成器方框图已知：求输出信号频率范围及频率间隔环A环BPDLFVCOfi(t)fA(t)fA(t)/NAPDLFVCOfi(t)fB(t)fA(t)/NBPDLFVCO混频

带通fo(t)fc(t)fo-fB继续休息1休息2返回第5页，课件共18页，创作于2023年2月解：∵而而环路C为混频环，即当环路锁定时：∴有∴当NA=300，NB=351时，当NA=301，NB=351时，因此频率间隔：PDLFVCOfi(t)fA(t)fA(t)/NAPDLFVCOfi(t)fB(t)fB(t)/NBPDLFVCO混频带通fo(t)fc(t)fo-fB而当=399，=397时输出频率最高。所以，合成器的频率范围为：（35.4—40.099）MHz继续休息1休息2返回第6页，课件共18页，创作于2023年2月5、锁相环调频电路

普通的直接调频电路中，振荡器的中心频率稳定度较差，而锁相调频电路能得到中心频率稳定度很高的调频信号,锁相环调频电路如下图所示。环路滤波器的带宽必须很窄，截至频率应小于调制信号的频率。fi(t)晶振PDLFVCOfo(t)调频波fΩ(t)调制信号+

当调制信号为锯齿波时，可输出扫频信号。当调制信号为数字脉冲时，可产生移频键控调制（FSK信号）

调制信号作为VCO控制电压的一部分使其频率产生相应的变化，由此在输出端得到已调频信号。继续休息1休息2返回第7页，课件共18页，创作于2023年2月6、锁相解调电路(1)、调频波解调下图是用锁相环实现调频波解调的原理框图。

如果将环路的频带设计的足够宽，使环路捕捉带大于调频波的最大频偏，利用锁相环的跟踪特性，可以使VCO的振荡频率跟踪输入调频波的瞬时频率。如果VCO的电压-频率特性是线形的，则加到VCO的控制电压的变化规律必与调频波的瞬时频率变化规律相同，因此在LF的输出端可获得不失真的解调输出。调频波锁相解调的优点是解调门限值比普通鉴相器低4—5dB。PDLFVCOVFM(t)调频波VΩ(t)调制信号继续休息1休息2返回第8页，课件共18页，创作于2023年2月(2)、AM信号的同步检波下图是用锁相环实现AM信号同步检波的原理框图。PDLFVCOVAM(t)调幅波VΩ(t)调制信号π/2移项同步检波

当环路工作在载波跟踪状态时，VCO输出频率与环路输入已调信号的载波相同，但存在π/2的固定相移。

因此，经过π/2移项后变成与输入已调信号的载频相同的信号。将它与输入已调信号共同加到同步检波器就能得到解调信号输出。继续返回第9页，课件共18页，创作于2023年2月BG322、X38、CD4046、MC1404b。§5.3单片集成锁相环电路模拟锁相环路：NE560、NE561、562、565L562、L564、SL565、KD801、KD802、KD8041等。数字锁相环路：一、NE562NE562（国内同类产品L562、KD801、KD8041）是目前广泛应用的一种多功能单片锁相环路。1．NE562组成框图NE562是最高工作频率可达30MHz的通用型集成锁相环。继续返回第10页，课件共18页，创作于2023年2月定时电容CrPDLF限幅VCOA1A2A312111523415678910131416Vcc外接环路滤波器RC元件去加重-VEE跟踪范围偏压输出FM解调输出VCO输出

反馈信号输入信号输入NE56212345678910111213141516PD（鉴相器）：采用双平衡模拟乘法器LF：13、14脚可外接RC元件构成环路滤波器。VCO：是射极定时的压控多谐振荡器，定时电容由5、6脚外接电容。限幅器：是与VCO串接的一级控制电路，7脚注入电流的大小可以控制环路的跟踪范围。放大器A1、A2、A3：作为隔离，缓冲放大器，10脚用于外接去加重电容。当环路用于解调时，A1，A2的放大作用可以提高9脚输出的解调信号的电平值。既可以保证VCO的频稳度，又放大了VCO的输出电压，使3、4脚输出的电压幅度增大到约4.5V，以满足PD对VCO信号电压幅度的要求。11，12脚：外接输入信号。VCO输出3、4脚与PD的反馈信号输入端2、15脚之间，可外接其它部件以发挥多功能作用。继续休息1休息2返回第11页，课件共18页，创作于2023年2月2．NE562的使用说明(1)输入信号从11、12脚输入时，应采用电容耦合，以避免影响输入端的直流电位，要求容抗<<输入电阻（2K）。

可以双端输入，也可单端输入，单端输入时，另一端应交流接地，以提高PD增益。(2)环路滤波的设计

NE562常用的环路滤波器有下图所示的四种形式：NE562RCRCCfCf1314NE562RCRCCf1314CfNE562RCRCCf1314RfRfNE562RCRCCf1314Rf继续PDLF限幅VCOA1A2A312111523415678910131416Vcc外接环路滤波器RC元件去加重-VEE跟踪范围偏压输出FM解调输出VCO输出

反馈信号输入信号输入返回第12页，课件共18页，创作于2023年2月13、14脚的外接电路与NE562内部的PD负载电阻Rc共同构成积分滤波器。

一般已知Rc=6K,通常选在50—200之间，根据所要求设计的环路滤波器截至频率可计算出值：

对图(a):对图(b):对图(c):对图(d):NE562RCRCCfCf1314NE562RCRCCf1314CfNE562RCRCCf1314RfRfNE562RCRCCf1314Rf继续返回第13页，课件共18页，创作于2023年2月(3)VCO的输出方式与频率调整1．VOC信号输出端3、4脚与地之间应当接上数值相等的射极电阻，阻值一般为2—12K,使内部射极输出器的平均电流不超过4mA.2．当VCO输出需与逻辑电路连接时，必须外接电平移动电路，使VCO输出端12V的直流电平移到某一低电平值上，并使输出方波符合逻辑电平要求，工作频率可达到20MHz。图（a）为实用的单端输出，图（b）为实用的双端驱动的电平移动电路，NE56234图（a）5v输出到逻辑电平NE5623416图（b）5v18v输出到逻辑电平继续返回第14页，课件共18页，创作于2023年2月3．VCO的频率及其跟踪范围能调整与控制。VCO频率的调整，除采用直接调节与定时电容并联的微变电容外，还有如下图所示的方法：NE562568RRCTEA图(a)图(a)电路的VCO的工作频率为：其中V时VCO的为固有振荡频率，改变值，振荡频率相对变化。NE56256810K10KCT图(b)NE56256810K10KCT5K图(c)图(b)、(c)，可将VCO频率扩展到30MHz以上，（c）可用外接电位器微调频率。继续返回第15页，课件共18页，创作于2023年2月(4)PD的反馈输入与环路增益控制方式PD的反馈输入方式一般采用单端输入工作方式，如右图所示，1脚的+7.7V电压经R（2K）分别加到反馈输入端2、15脚作为IC内部电路基极的偏压，而且1脚到地接旁路电容，反馈信号从VCO的3脚输出，并经分压电阻取样后，通过耦合电容加到2脚构成闭环系统。

环路增益还普遍采用在13、14脚并接电阻的方式，此时的环路总增益为：

的单位为可以抵消因上升而使过大造成的工作不稳定性。NE56211523CCCB7．7VR2kR2kR111kR21k继续返回第16页，课件共18页，创作于2023年2月(5)解调输出方式

当NE562用作FM信号的解调时，解调信号由⑨脚输出，此时⑨脚需外接一个电阻到地（或负电源）作为NE562内部电路的射极负载，电阻数值要合适（常取15k）以确保内部射极输出电流不超过5mA，另外⑩脚应外加重电容。PDLF限幅VCOA1A2A312111523415678910131416Vcc外接环路滤波器RC元件去加重-VEE跟踪范围偏压输出FM解调输出VCO输出

反馈信号输入信号输入继续返回第17页，课件共18页，创作于2023年2月3、NE562应用实例

NE562内部限幅器集电极电流受7脚外接电路的控制，一般7脚注入电流增加，则内部限幅器集电流减少，VCO跟踪范围小；反之则跟踪范围增大。当⑦脚注入电流大于0.7mA时，内部限幅器截至，VCO的控制被截断，VCO处于失控自由振荡工作状态（系统失锁）。