2023年研究生类研究生入学考试专业课电气与电子信息-数字电子技术历年高频考点试题附答案难题带详解

2023年研究生类研究生入学考试专业课电气与电子信息-数字电子技术历年高频考点试题附答案难题带详解卷I一.历年考点试题黑钻版(共50题)1.在由上升沿触发的T触发器(T=1)组成的异步二进制加法计数器中，方法是把进位信号从低位的______端引出接高位的CP端。2.分析图所示组合逻辑电路的功能。已知输入B3B2B1B0为5421BCD码(7483是二进制超前进位加法器芯片。7485是4位二进制数比较器芯片，A3和B3为高位)。

3.如图所示电路中，当波形E1、E2及E3为已知时，输出F的序列为______。

A.10101B.11011C.01110D.110014.一个8位二进制减法计数器，初始状态为00000000，问经过268个输入脉冲后，此计数器的状态为______。A.11001111B.11110100C.11110010D.111100115.已知，其中+ABCD=0，化简后的逻辑函数为______。

A．

B．

C．D．6.A的原码为011010，则2A对应的8位原码形式为______，-A的8位补码为______。7.两个TTL门电路的输出端是否可以直接相连，为什么?如果设计中必须直接相连，应该用什么器件?8.4位比较器(74LS85)输入端和输出端分别为______和______。当对数据进行比较时先比较______位。A.8和3；最高B.4和3；最高C.8和3；最低D.4和3；最低9.在图1所示电路中，在所示输入波形的作用下，画出相应的输出波形(假设初态Q1Q2=00)。

10.用一个1位二进制全加器、若干D触发器及其他门电路设计以下电路：(1)设计一个串行4位二进制加法器，它有3个输入端：X1、X2和X3，其中X1、X2为加数和被加数，数据从低位开始输入。X3为字同步信号，当输入到第4个数码时，字同步信号X3=1，表示一个字(4位)相加结束，电路回到初始状态；(2)若存在并行输入的4位数A3A2A1A0(A3为高位)，请将它们转为上述串行加法器的输入数据X1，同时产生字同步信号X3；(3)上述串行加法器的和输出为串行输出，请将它转化为并行输出S3S2S1S0(其中S3为高位)。要求有解题步骤，画出电路图。11.某电路按正逻辑约定，其表达式为，若按负逻辑约定，则为______。

A．

B．

C．

D．12.555定时器是一种用途很广泛的电路，除了能组成______触发器、______触发器和______三个基本单元电路以外，还可以接成各种实用电路。13.若要将一异或非门当做反相器(非门)使用，则输入端A、B端的连接方式是______。A.A或B中有一个接“1”B.A或B中有一个接“0”C.A和B并联使用D.不能实现14.某医院有4层楼住院病室，依次为重症病房层、重点病房层、普通病房层和康复病房层，药房有药品管道输送系统可依次为不同楼层输送药品。重症楼层优先级最高，康复楼层优先级最低。要求：为输送系统设计一个优先请求电路，并实现七段数码显示逻辑电路，显示该楼层号。15.6个变量可以构成______个最大项，它们之积是______，任意两个不同的最大项之和为______。16.用卡诺图化简下列逻辑函数：17.使用一片74138译码器和与非门设计一个组合逻辑电路，用来判断一个4位二进制数(ABCD)能否被2整除，能整除输出为1，否则输出为0。18.(1010110011.0101)2=(______)8421BCD=(______)Gray(即格雷码)。19.在图所示电路中，若要满足给定的输入/输出关系，请将另一个输入端的状态标明。

20.为构成4096×16的RAM区，共需1024×4位的RAM芯片______片。A.64B.8C.16D.3221.如图所示，用2片EPROM2716扩展成的EPROM，有数据线______位，总的存储量是______。

A.16；211×8(或32K)B.8；211×16C.16；210×8D.16；211×1622.电路如图1所示，试画出在CP作用下输出Q0、Q1、A、Q2的波形图，设各触发器的初态为“0”。输出信号Q2对CP可实现几分频?Q2的占空比是多少?

23.用卡诺图求逻辑函数F=∑W，X，Y，Z(4，7，9，13，15)+d(5，6)的最简和之积表达式(或与表达式)为______。24.主从JK触发器的输入波形如图1所示，设初始状态Q=0，画出Q端的波形。

25.能进行脉冲整形的电路有______，若将一个正弦波电压信号转换成同一频率的矩形波，应采用______电路。26.(473)10的BCD码是______。A.010001110011B.111011010C.110001110011D.01001111001127.可编程逻辑器件EPROM2716有11根地址线A10～A0，8根数据线D7～D0，为片选端，低电平有效。此器件的存储容量是______。A.210×8B.211×16C.211×8D.210×1628.对于JK触发器，若J=K，则可完成______触发器的逻辑功能；若K=J=1，则可完成______触发器的逻辑功能。29.触发器的时钟输入的作用是______。A.复位B.使输出状态取决于输入控制信号C.置位D.改变输出状态30.PROM的与阵列是______。A.全译码可编程阵列B.全译码不可编程阵列C.非全译码可编程阵列D.非全译码不可编程阵列31.八进制数34.2的等值二进制数为______；十进制数98的等值二进制数为______，8421BCD码为______。32.逻辑函数F1=∑A，B，C，D(2，3，5，8，11，13)和F2=∏A，B，C，D(2，4，7，10，12，13)之间满足______关系。A.对偶B.相等C.香农展开D.反演33.已知某种计数值中有算数运算41/3=13成立，则该算数运算中操作数的基数是______。34.试说明最小项和最大项的关系。35.在时序电路的状态转换表中，若状态数N=3，则状态变量数最少为______。A.16B.4C.8D.236.二进制数A、B均为正数(1位符号位，7位数字)，若A-B=10001001二进制，问A、B哪个数大?37.时序电路包括______电路和______电路，它们的基本组成单元分别是______和______。38.一个8位移位寄存器的移位脉冲的频率是1MHz，将8位二进制数并行地移入这个移位寄存器需要______。A.经过8个触发器的传输延迟时间B.8μsC.经过1个触发器的传输延迟时间D.1μs39.数字电路中的三极管一般工作于______区和______区。40.电路如图1所示，试完成下列各项：(1)试用图1(a)所示74LS161和适当的逻辑门设计一个电路，实现图1(b)所示的状态转换图，要求使用置数端LD完成；(2)在(1)电路基础上，添加最少的逻辑门实现图1(c)所示波形，其中CP为外加时钟，P为电路的输出。写出设计过程，并在图中标出输出信号P端。

41.用JK触发器设计一个序列信号发生电路，使之在一系列CP脉冲信号作用下能够周期性地输出“010110”序列信号。(1)给出状态分配方案；(2)画出状态转换图；(3)列出状态转换表；(4)画出次态卡诺图；(5)写出状态方程；(6)画出逻辑图；(7)检查自启动。42.如图1所示，试用8-3优先编码器74148和若干门电路，扩展成10-4优先编码器，画出连线图。

43.关于数模与模数转换，下列概念正确的是______。A.逐次逼近型模数转换器进行一位转换需要的时间与待转换的模拟电压值有关B.一个数模转换电路能够正常地工作，它的实际输出值与理论输出值之间的差值必须小于分辨率的一半C.并行比较型模数转换器的转换速度是指从模拟电压加到电压比较器到编码器获得稳定的二进制码输出所需要的时间D.集成模数转换电路多采用权电容的译码方案，它的输出电压与电容的大小相关，电容值越大，输出的电压越大。44.欲将宽1μs的脉冲转换成宽1ms的脉冲，应采用______。A.单稳态触发器B.无稳态触发器C.双稳态触发器D.施密特触发器45.触发器是对脉冲______敏感的存储单元电路，锁存器是对脉冲______敏感的存储电源电路。46.将集成计数器转换成任意进制计数器时，可采用______或______两种方法来实现。47.试用卡诺图求出函数F=F1·F2，并将F化简成最简与非-与非表达式。已知函数F1和F2如下(要求分别画出F1、F2及F的卡诺图)：

F1(A,B,C,D)=∑m(1,3,5,6,7,9,11,12,13,14,15)

F2(A,B,C,D)=∏M(2,3,8,9,10,14)48.5个变量可构成______个最小项，全体最小项之和为______。49.CMOS门电路在______时最耗电?A.输出为逻辑0时B.输出为逻辑1时C.输出翻转时D.输出高阻态时50.由3个JK触发器构成的时序电路的状态输出为Q2Q1Q0，其中的卡诺图如图所示，写出、J2和K2的表达式(图中×为任意项)。

卷I参考答案一.历年考点试题黑钻版1.参考答案：2.参考答案：解：由题7485是4位二进制数比较器芯片，7483是二进制超前进位加法器芯片，当．B3B2B1B0大于4时，Y3Y2Y1Y0=B3B2B1B0+110；当B3B2B1B0小于4时，Y3Y2Y1Y0=B3B2B1B0。根据5421BCD码和8421BCD码的转换特性，该电路实现的功能是把B3B2B1B0从5421码转换成8421码。3.参考答案：B4.参考答案：B5.参考答案：D6.参考答案：00110100

111001107.参考答案：解：普通的TTL门电路输出端不允许直接相连，因为普通的TTL门电路输出端之间若直接相连，会在电源与地之间形成一条低阻通路，从而导致电流过大烧毁门电路，或者造成逻辑错误；如果设计中必须直接相连，应该用OC门相连。8.参考答案：A9.参考答案：解：画出输出波形如图2所示。

10.参考答案：解：X3=0时，进行串行加法计算；X3=1时，全部归0。前一位的进位是后一位的进位。

串行4位二进制加法器设计电路如图1所示。

转换输入数据的电路如图2所示。

并行输出电路如图3所示。

11.参考答案：B12.参考答案：施密特

单稳态

多谐振荡器13.参考答案：D14.参考答案：解：使用74HC148优先编码器、74LS74的LED译码器和LED。

74HC148的输入端是低有效的。当4个输入端都没有输入时，I7=0，这时七段显示为“0”；当I6=0时，I7=1，优先编码器输出为001，七段显示“1”；当I6=1，I5=0时，I7=1，优先编码器输出为010，七段显示“2”；当I6=1，I5=1，I4=0时，I7=1，优先编码器输出为011，七段显示“3”；当I6=1，I5=1，I4=1，I3=0时，I7=1，优先编码器输出为100，七段显示“4”。

电路如图所示。

15.参考答案：64

0

116.参考答案：解：画出卡诺图如图所示。

由卡诺图化简得：17.参考答案：解：当D=1时，无论ABC为何值，都不能被2整除；当D=0时，无论ABC为何值，都能被2整除。

当F=1时，能被2整除；当F=0时，不能被2整除。设计电路如图所示。

18.参考答案：693.3125

1111101010.111119.参考答案：解：如图所示。

20.参考答案：C21.参考答案：D22.参考答案：解：由电路图写出A点的逻辑表达式为：

Q2对CP实现3分频。占空比为50%。

波形图如图2所示。

23.参考答案：(W+X)(W'+Z)(X+Y')24.参考答案：解：画出Q端的波形如图2所示。

25.参考答案：施密特触发器电路、单稳态触发器电路

施密特触发器26.参考答案：A27.参考答案：C28.参考答案：T

T'29.参考答案：B30.参考答案：BPROM的与阵列为地址译码器，不可编程。每一个存储单元对应唯一的地址，所以是全译码的。31.参考答案：11100.01

1100010

1001100032.参考答案：A33.参考答案：934.参考答案：解：n个变量的最小项是n个变量的逻辑乘，全部变量都必须存在，每个变量既可以是原变量，也可以是反变量。所以最小项的数目是2n个，最小项用mi表示。下标用最小项对应的二进制码相应的十进制数表示。

n个变量的最大项是n个变量的逻辑和，全部变量都必须存在，每个变量既可以是原变量，也可以是反变量。最大项的数目也是2n个，最大项用Mj表示。

最小项和最大项之间存在对偶关系，最小项是与逻辑，最大项是或逻辑；最小项的下标对应的二进制码，进行0、1互换就可以确定最大项的下标；最大项的下标与对应的最小项下标之间有一定关系：j=2n-1-i。n是逻辑变量的数目，对应于二进制码的位数；i是最小项的下标数；j是最大项的下标数。

最小项和最大项的性质：①最小项的性质和最大项的性质之间具有对偶性；②最小项对每一种输入被选中的特点是只有一个最小项是“1”，其余最小项都是“0”，即所谓N(2n)中取一个“1”；对最大项每一种输入被选中的特点是只有一个最小项是“0”，其余最小项都是“1”，即所谓N(2n)中取一个“0”；③全部最小项之和恒等于“1”；m0+m1+m2+m3=1，N(2n)中取一个“1”；④全部最大项之积恒等于“0”；m0m1m2m3=0，N(2n)中取一个“0”；⑤最小项的反是最大项，最大项的反是最小项。；⑥一部分最小项之和的反等于另外那些最小项之和。；⑦两最小项之积恒等于“0”；N(2n)中取一个“1”；⑧两最大项之和恒等于“1”；N(2n)中取一个“0”。35.参考答案：D36.参考答案：解：A＜B，因