基于Arm Cortex-M0处理器的智能娱乐收音机系统设计

Word基于ArmCortex-M0处理器的智能娱乐收音机系统设计

由（工业）和信息化部人才交流中心主办的2022年第六届全国大学生（集成电路）创新创业大赛（以下简称：集创赛）已落下帷幕，来自武汉理工大学的“夜的第七章”团队做的（智能）娱乐收音机项目，在2022年集创赛安谋（科技）杯获得了一等奖。此项目基于（Arm）Cortex-M0处理器在安路EG4S20上利用FM_SDR板卡构建具备（无线通信）基带（信号）处理的片上系统。

1项目简介

本项目基于ArmCortex-M0处理器在安路EG4S20上利用FM_SDR板卡构建具备无线通信基带信号处理的片上系统，（下载）程序后，可在（Keil）界面中完成调试及运行。

作品使用内部总线连接存储器与（FPGA）板载的外设，如（数码）管、矩阵键盘、拨动开关、LED、蜂鸣器、FLASH等，配合控制外围扩展电路实现FM等（通信）信号的调制解调等处理。在此基础上，设计FIR带通（滤波器）并为FM（射频）板配备了性能更加优良的射频（天线）与大音腔喇叭，使音质得到了提升；采用（芯片）CI1122完成对特定语句的离线识别功能简化了调台的操作步骤；利用芯片内合封的SD（RAM）和SD卡模块实现对音乐的播放、录制和评分功能；用板载QN8027发射芯片增加FM游戏、（机械）臂控制等通信功能，同时作为专用的FM发射芯片，QN8027支持立体声传输，但MSi001仅支持FM基带解调，采用立体声数字解调的方案，实现了对立体声副载波的解调(AM解调)，完成了立体声传输，展示效果良好，实践创新性强。

2系统设计

本系统的主要功能部件包括ARMCortex-M0内核、AHB总线矩阵、CMSIS-DAP调试端口、（语音识别）模块、SD卡模块等，具体系统框图如下图所示。在方案设计时，核心思想为软（硬件）协同，充分利用开发板资源完成整个系统的搭建，结构如图所示。

图2.整体系统设计

3硬件搭建

3.1FPGA开发板

我们将开发板的核心芯片型号选定为安路科技的EG4S20BG256，它具有低功耗、低成本、高性能等特点。有丰富的LUT、（DSP）、BRAM、高速差分IO等资源，强大的引脚兼容替换性能。有256个管脚(其中可用IO共193个)；在外围功能模块的设计上，则以简洁直观、小巧易携带为目标，主要包括以下几类模块：板载（USB）-JTAG电路，实现一根线供电和调试；输出显示类，如LED灯、数码管；输入操作类的，如矩阵按键、拨动开关；发声及音频类的，如蜂鸣器；对外（通信接口）类的，如（UART）转USB接口；存储器类的，如FLASH存储器、SDRAM存储器；模数混合类的，如（ADC）和（DAC）。

同时安路科技提供丰富的设计工具（例如TD）帮助用户有效地利用EAGLE平台实现复杂设计。业界领先的综合和布局布线工具，为用户设计高质量产品提供有力保障。本设计选定芯片型号为EG4S20BG256，是基于安路成熟可靠的低成本、低功耗可（编程）FPGA—EG4S20，采用（最新）的3D合封技术，与一块2MX32bits的SDRAM合封而成。开发板实物如图所示。

图3.FPGA开发板实物图

EG4S20BG256的特色优势包括：灵活的逻辑结构

19600个

LUTs，用户IO数量193个

低功耗器件

先进的55nm低功耗工艺

静态功耗低至5mA

支持分布式和（嵌入式）存储器

156Kbits分布存储器（Distribu（te）RAM）

1Mbits嵌入块存储器（BlockRAM简称BRAM）包括：64个9KbitsBRAM，可配置为真双口，8Kx1到512x18模式16个32KbitsBRAM，可配置为真双口，可设置为2K16或4K8专用FIFO控制逻辑

内置大容量存储器

内置2M*32bitsSDRSDRAM，最高工作（时钟）200MHz

可配置逻辑模块(PLBs)

优化的的LUT4/LUT5组合设计双端口分布式存储器支持算数逻辑运算快速进位链逻辑

源同步输入/输出接口

输入/输出单元包含DDR（寄存器）

GenericDDRx1

GenericDDRx2

高性能，灵活的输入/输出缓冲器

支持LVTTL、LVCMOS(3.3/2.5/1.8V/1.5/1.2V)、PCI

支持LVDS，Bus-LVDS,MLVDS,（RS）DS,LVPECL

支持热插拔

可配置上拉/下拉模式

片内100欧姆差分电阻

时钟资源

针对高速I/O接口设计的2路IOCLK

16路全局时钟

支持4个PLLs用于频率综合

5路时钟输出

分频系数1到128

支持5路时钟输出级联

动态相位选择

配置模式

主模式串行S（PI）(MSPI)

从模式串行

(SS)

主模式并行x8(MP)

从模式并行x8(SP)

JTAG模式

(IEEE-1532)

每个芯片拥有唯一的64位DNA

嵌入式硬核IP

8通道12位1MSPSSAR（AD）C

集成电压监控模块

内置环形（振荡器）

3.2

射频开发板

选用了DMZ_FMSDR开发板。DMZ_FMSDR内部包含了50M-120M，400M-1000M射频接收电路，76M-108M的FM频道发射电路，麦克风电路，音频耳放和功放电路。可以通过编程实现FM收音机、FM发射机、FM对讲机以及其他频段的接收机。FM_SDR模块与EG4S20模块对插示意图如图所示。

图4.FM_SDR模块与EG4S20模块对插示意图

4功能设计

FM电台：基带信号处理1）IQ信号接收2）解调（算法）3）符号转换，PWM_DAC模块，自动搜台原理，存储与切换频道，音质提升；K歌模式；语音识别；FM通信：FM游戏，FM机械臂；立体声传输。

5作品