逻辑加密存储电路的设计与实现_第1页
逻辑加密存储电路的设计与实现_第2页
逻辑加密存储电路的设计与实现_第3页
全文预览已结束

付费下载

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

逻辑加密存储电路的设计与实现

ic卡是电路卡的缩写。这是将存储、加密和数据处理能力的芯片嵌入塑料基片中的一种常见的类型。目前,常用的几种卡主要包括内存、逻辑加密计数卡、逻辑加密存储和带有cpu的智能卡。本文以德国西门子公司的sle442卡为例,介绍了逻辑加密存储的特点、一对机的接口电路和行政部门设计。1logic技术逻辑加密存储卡(SmartCardwithSecurityLogic)主要是由EEPROM存储单元阵列和密码控制逻辑单元所构成,采用密码控制逻辑控制对EEPROM存储器的访问和改写.SIEMENS公司的SLE4442型IC卡是目前应用较广泛的逻辑加密型存储卡.1.1nmos复合器(1)采用多存储器结构.(2)2线连接协议,串行接口满足ISO-7816同步协议.(3)芯片采用NMOS工艺技术,每字节的擦除/写入编程时间为2.5ms.(4)存储器具有至少104擦除/写入周期,数据保持时间至少10年.1.2.sle492型芯片内部存储结构逻辑加密存储卡的逻辑加密功能和存储功能是由其内部逻辑结构决定的.SLE4442型芯片内部存储器结构如图1所示,包含三个存储器:256×8位EEPROM型主存储器,32×1位PROM保护型存储器,4×8位EEPROM型存储器.1.3le494芯片协义类型传送协议是在接口设备与集成电路卡之间的两线连接协议,SLE4442芯片定义的协义类型为s=10.I/O线上数据变化只在CLK信号的下降沿才有效.传送协议包括四种模式:复位和复位响应、命令模式、输出数据模式、处理模式.1.4sle492芯片简介每条命令包含三个字节,其排列顺序如下:命令的传达总是从控制字节开始.首先传送字节的最低位LSB(即B0位),控制字节传送完毕之后,依次传送地址字节和数据字节,传送顺序均从各字节的最低位(LSB)开始.SLE4442芯片具有七种命令,其各式和功能见表1.2带输出短路保护特性的带输出短路保护电路设计在使用IC卡的过程中,基于安全、稳定、可靠等因素的考虑,设计并采用了图2所示的SLE4442型IC卡与87C51单片机的接口电路,该电路的供电部分采用了带输出短路保护特性的78系列三端稳压集成电路,78L05的最大输出电流可达100mA左右,短路保护电流起点在150mA~200mA左右,符合ISO/IEC7816-3所规定的范围.同步型IC卡的时钟与读写过程相同步,无需提前加载,所以,该电路的CLK引脚直接与单片机的P1.2引脚相接,RST引脚和I/0引脚分别占用单片机一个I/0口.整个设计简单易行、安全可靠,在整个试验过程中使用稳定,而且,该设计的软件易于编制.3接口设备释放电路接口设备和卡之间的对话通过以下操作顺序实现.——接口设备连接卡并“激活”电路——卡的复位——卡对复位的应答——卡与接口设备之间连续进行信息交换——接口设备释放电路3.1sdt-lsb状态同步型IC卡的复位符合ISO7816-3标准,其时序见图3所示,其它模式下的时序请参见SIEMENS公司的SLE4442型芯片手册.复位可以在操作期间的任意时候进行,当RST线从高状态(H状态)置到低状态(L状态)时,I/0线上输出第一个数据位(LSB).连续输入32个时钟脉冲,主存储器的前四个字节地址中的内容输出,对于SLE4442型IC卡,固定为A2131091,这是德国西门子公司在卡片出厂时固化在主存储器内前四个字节中的数据,作为厂家和卡型的标识,开发者可以以此来判断复位是否正确.在第33个时钟脉冲的下降沿,I/0线被置成高状态,芯片等待命令.51汇编语言编制的复位程序如下:3.2读取ic卡内数据的程序逻辑加密存储型IC卡的读操作不受“可编程加密代码”校验的控制,复位之后,芯片等待命令,如果是读存储器命令,则按照输出数据模式传送数据.读取IC卡内数据的程序流程图如图4所示.3.3密码错误计数的检验对IC卡的任何擦除和写入操作,都必须校验可编程加密代码(PSC),程序流程图如5所示.程序首先用一个修改命令将密码错误计数器中的一位“1”写“0”.然后紧跟着三条比较校验数据命令.比较从参照数据的字节1开始.整个比较过程成功与否用能否擦密码错误计数器来证实,如果比较成功,则擦除操作执行有效,这时只要不断电,对整个芯片各存储器的个区域的写入/擦除都可以进行.如果比较不成功,擦除操作将无效,密码错误计数器将不会恢复为“111”.但只要(EC)不全为0,就允许外部接口设备对芯片进行重试.3.4时钟脉冲下降沿复位和比较正确后,才能对卡内的数据进行修改即擦除和写入.流程图如图6所示.芯片接收到修改存储器命令后,在第一个时钟脉冲的下降沿,将I/0线从高状态(H状态)拉到低状态(L状态)并开始处理.此后接口设备一直提供连续时钟脉冲,芯片在内部连续计时计数,直到第n个(时钟脉冲50kHz,n=256)时钟脉冲的下降沿,I/0线被再次置高,完成芯片处理过程.在整个处理过程中,I/0线被锁定成低状态.4

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论