基于FPGA的LVDS学习报告

基于FPGA的LVDS接口应用学习汇报汇报人:张兴1、什么是差分信号？差分信号利用两根导线来传输数据，我们主要研究低压差分信号（LowVoltageDifferentialSignal，LVDS)。在正引线上，电流正向流动，负引线构成电流的返回通路，接收器仅仅给出两传输线上的信号差,因此共模噪声信号将被抑制掉。LVDS一般用恒流源驱动器，在接收侧一般是简单的100W电阻。LVDS电路工作原理图LVDS工作原理解释当A1、A2开通时，B1、B2关闭，电流由驱动器的A1流出，经过传输线和电阻后从A2流回，当B1、B2打开时，A1、A2关闭，电流由驱动器的B1流出，经过传输线和匹配电阻后从B2流回，由图1可以看出两种状态的电流流向随着状态的翻转而改变，在接收端采集到匹配电阻的压降不同，从而产生了有效的逻辑“0”和逻辑“1”状态。LVDS的优点高速LVDS信号一般只有350~400mV的逻辑摆幅，较小的摆幅缩短了信号的转换时间，因而实现了信号的高速传输，速度可达几百Mbps。低功耗

LVDS的驱动器是3.5mA的恒流源，它的终端压降是350mV，因此负载功耗只有1.2mW。低噪声差分信号传输模式比单端信号传输模式具有更强的共模输入噪声的抑制能力低成本简单的CMOS互补结构

2、LVDS接口电路原理示意图LVDS接口电路连接图DS92LV18框图DS92LV18特点15–66MHz18:1/1:18串行/解串器(2.376Gbpsfullduplexthroughput)3.3V供电内置锁相环（PLL）RobustBLVDSserialtransmissionacrossbackplanesandcablesforlowEMI具有各自的时钟，使能端和电源端进行独立的发送和接收热插拔保护低功率：90mA(典型值)发送BusLVDS串行/解串器示意图BusLVDSSerDesBusLVDSSerDes非常灵活、高效。它们不需要特殊的训练模板来实现锁定，具有简单的终端技术，在时序方面的要求更为宽松，能支持热插拔，并不限制发送到发射机的数据的类型，其高效的编码可以消除由于空闲等待或者逗号字符造成的互联带宽损失。DS25BR1203.125GbpsLVDSBufferwithTransmitPre-Emphasis（预加重）预加重理论已经证明,鉴频器的输出噪声功率谱按频率的平方规律增加。但是，许多实际的消息信号，

例如语言、音乐等，它们的功率谱随频率的增加而减小，其大部分能量集中在低频范围内。这就造成消息信号高频端的信噪比可能降到不能容许的程度。但是由于消息信号中较高频率分量的能量小，很少有足以产生最大频偏的幅度，因此产生最大频偏的信号幅度多数是由信号的低频分量引起。平均来说，幅度较小的高频分量产生的频偏小得多。所以调频信号并没有充分占用给予它的带宽。因为调频系统的传输带宽是由需要传送的消息信号（调制信号）的最高有效频率和最大频偏决定的。然而，接收端输入的噪声频谱却占据了整个调频带宽。这就是说，在鉴频器输出端噪声功率谱在较高频率上已被加重了。为了抵消这种不希望有的现象，在调频系统中人们普遍采用了一种叫做预加重和去加重措施，其中心思想是利用信号特性和噪声特性的差别来有效地对信号进行处理。即在噪声引入之前采用适当的网络（预加重网络），人为地加重（提升）发射机输入调制信号的高频分量。然后在接收机鉴频器的输出端，再进行相反的处理，即采用去加重网络把高频分量去加重，恢复原来的信号功率分布。在去加重过程中，同时也减小了噪声的高频分量，但是预加重对噪声并没有影响，因此有效地提高了输出信噪比。

DS25BR120特点直流-3.125Gbps低抖动，高抗干扰性，低功率运行FourLevelsofTransmitPre-Emphasis（PE）DriveLossyBackplanesandCables片上100W电阻在LVDSI/O引脚进行7kVESD（Electro-Staticdischarge）测试，保护相邻器件

3mmx3mm，8引脚WSON封装DS25BR120引脚框图和预加重真值表PinDiagramPre-EmphasisTruthTableDS25BR120应用时钟和数据缓冲金属电缆驱动FR-4

驱动注：FR-4是PCB板的一种材料,FR-4是覆铜板中用量最大，用途最广泛的一类产品。DS25BR120典型应用示意图From：DS25BR1203.125GbpsLVDSBufferwithTransmitPre-EmphasisDS25BR1103.125GbpsLVDSBufferwithReceiveEqualizationDS25BR110特点直流-3.125Gbps低抖动，高抗干扰性，低功率运行FourLevelsofReceiveEqualization（ReduceISIJitter）注：ISI是InterSystemInterference缩写，其中文名：码间干扰片上100W电阻在LVDSI/O引脚进行7kVESD（Electro-Staticdischarge）测试，保护相邻器件

3mmx3mm，8引脚WSON封装DS25BR110引脚框图和控制引脚真值表ControlPins(EQ0andEQ1)TruthTablesPinDiagramDS25BR110应用时钟和数据缓冲金属电缆均衡（MetallicCableEqualization）FR-4

均衡（FR-4Equalization）DS25BR110典型应用示意图From：DS25BR1103.125GbpsLVDSBufferwithReceiveEqualization总结DS25BR120的特点是fourlevelsofpre-emphasis(PE)，是最优的驱动设备DS25BR110的特点是fourlevelsofreceiveequalization（EQ),是最理想的接收设备DS25BR100DS25BR100的特点是bothpre-emphasis（PE）andreceiveequalization(RE)，是最理想的中继设备（repeaterdevice）Therepeaterdevicerepeatsasignalbetweenthetransmissiondeviceandthereceptiondevice,andincludesanequalizeramplifierthatamplifiesasignalthatisreceivedfromthetransmissiondeviceoranotherrepeaterdevice.DS25BR100典型应用示意图设备信息总结总体结构设计方案From:基于ＬＶＤＳ的多路ＳＰＩ的ＰＣＩ板卡设计与实现DS90LV001以数字式的LVDSI/O来对整个印刷电路板（PCB）进行驱动，则信号品质将变得很差，因而在靠近插件的位置加入LVDS信号缓冲器DS90LV001，以最大限度减少信号传输距离所带来的信号衰减。DS90LV001是一种800Mbps单LVDS/LVPECL到LVDS缓冲器，其封装小至3×3mm。3、LVDS的常见总线结构3.1Point-to-Point单向的点到点总线是最简单的形式，总线上只有一个驱动器和一个接收器。如果采用这种构形而且需要进行双向通信，则需要增加一条路径。优点：可实现同时传输不间断的、开机状态下的插拔