第四讲卡若图化简及组合逻辑电路分析(4课时)

数字逻辑电路测试与设计第四讲4课时一、加法计算器的设计与调试一、卡诺图化简二、组合逻辑电路分析卡诺图是一种变形的真值表，它用2n个小方格代表n个变量的全部最小项。卡诺图的特点：将具有逻辑相邻性的最小项在几何位置上也相邻地排列。一、卡诺图的表示方法2变量卡诺图3变量卡诺图4变量卡诺图卡诺图化简法一、加法计算器的设计与调试P1M2由门电路构成的组合逻辑电路的测试二、卡诺图的填入最小项表达式的填入：将构成函数的那些最小项的方格中填入1.最大项表达式的填入：将构成函数的那些最大项的方格中填入0.仔细观察可以发现，卡诺图具有很强的相邻性：（1）直观相邻性，只要小方格在几何位置上相邻（不管上下左右），它代表的最小项在逻辑上一定是相邻的。（2）对边相邻性，即与中心轴对称的左右两边和上下两边的小方格也具有相邻性。一、加法计算器的设计与调试P1M2由门电路构成的组合逻辑电路的测试非标准”与或”表达式的填入方法：将每个与或表达式中的1用原变量表示，0用反变量表示，在卡诺图中找出交叉的方格填入1,其余填0.非标准”或与”表达式的填入方法：找出使其“或”项为0的组合对应的方格为0,其余填1.P1M2由门电路构成的组合逻辑电路的测试三、卡诺图的化简依据1、2个相邻的最小项结合,可以消去1个取值不同的变量而合并为l项。2、4个相邻的最小项结合，可以消去2个取值不同的变量而合并为l项。一、加法计算器的设计与调试P1M2由门电路构成的组合逻辑电路的测试3、8个相邻的最小项结合，可以消去3个取值不同的变量而合并为l项。卡诺图的化简依据是：如果有2n个最小项并构成一个矩形，则它们可合并为一项并消去n个变量，保留的变量是这些最小项中的公共变量，而发生变化的变量将被消去。一、加法计算器的设计与调试P1M2由门电路构成的组合逻辑电路的测试（1）尽量画大圈，但每个圈内只能含有2n（n=0,1,2,3……）个相邻项。特别注意对边相邻性和四角相邻性。（2）圈的个数尽量少。（3）卡诺图中所有取值为1的方格均要被圈过，即不能漏下取值为1的最小项。（4）在新画的包围圈中至少要含有1个末被圈过的1方格，否则该包围圈是多余的。四、卡诺图的化简步骤（1）画出逻辑函数的卡诺图。（2）合并相邻的最小项，即根据下述原则画圈。（3）写出化简后的表达式。每一个圈写一个最简与项，规则是，取值为l的变量用原变量表示，取值为0的变量用反变量表示，将这些变量相与。然后将所有与项进行逻辑加，即得最简与—或表达式。卡诺图的化简注意事项:P1M2由门电路构成的组合逻辑电路的测试例1用卡诺图化简函数解：1)将逻辑函数填入卡诺图中：2)画圈(可以竖着圈，也可横着圈)3)写出逻辑表达式：逻辑函数的化简不是惟一的!结论:P1M2由门电路构成的组合逻辑电路的测试例2

用卡诺图化简函数解：1)将逻辑函数填入卡诺图中：2)画圈(每个圈中包含一个至少未被圈过的1)3)写出逻辑表达式：×至少有一个未被圈过的1一、加法计算器的设计与调试P1M2由门电路构成的组合逻辑电路的测试例3化简函数解:该表达式为最大项“或与”表达式与或表达式：一、加法计算器的设计与调试P1M2由门电路构成的组合逻辑电路的测试无关项:①任意项：输入变量取值为0或1对输出变量没有影响。②约束项：输入变量的某些取值不可能出现。具有无关项的函数的化简例4在十字路口有红绿黄三色交通信号灯，规定红灯亮停，绿灯亮行，黄灯亮等一等，试分析车行与三色信号灯之间逻辑关系。一、加法计算器的设计与调试P1M2由门电路构成的组合逻辑电路的测试解：设红、绿、黄灯分别用A、B、C表示，且灯亮为1，灯灭为0。车用F表示，车行F=1，车停F=0。列出该函数的真值表。如本例函数可写成F=∑m（2）+∑d（0,3,5,6,7）显然这个函数中，有5个最小项为无关项。分别为:000、011、101、110、111。带有无关项的逻辑函数的最小项表达式为：F=∑m（）+∑d（）红灯A绿灯B黄灯C车F000Χ00