计算机组成原理与体系结构智慧树知到课后章节答案2023年下黑龙江工程学院

计算机组成原理与体系结构智慧树知到课后章节答案2023年下黑龙江工程学院黑龙江工程学院

第一章测试

运算器的核心部件是______。

A:算术逻辑运算部件B:数据选择器C:累加寄存器D:数据总线

答案:算术逻辑运算部件

存储器主要用来______。

A:存放程序和数据B:存放数据C:存放微程序D:存放程序

答案:存放程序和数据

电子计算机的算术/逻辑单元、控制单元及主存储器合称为______。

A:UPB:ALUC:CPUD:主机

答案:主机

输入、输出装置以及外接的辅助存储器称为______。

A:主机B:存储器C:操作系统D:外围设备

答案:外围设备

用户与计算机通信的界面是______。

A:应用程序B:文本处理C:外围设备D:CPU

答案:外围设备

下列______不是输入设备。

A:打印机B:鼠标器C:画笔及图形板D:键盘

答案:打印机

一片1MB的磁盘能存储______的数据。

A:220字节B:210字节C:109字节D:106字节

答案:220字节

计算机硬件能直接执行的只能是_____。

A:符号语言B:机器语言C:汇编语言D:机器语言和汇编语言

答案:机器语言

一个节拍信号的宽度是指_____。

A:时钟周期B:指令周期C:存储周期D:机器周期

答案:时钟周期

32位的个人计算机，一个字节由______位组成。

A:32B:16C:4D:8

答案:8

微处理器可以用来做微型计算机的CPU。

A:错B:对

答案:错

决定计算机运算精度的主要技术指标是计算机的字长。

A:错B:对

答案:对

计算机总线用于传输控制信息、数据信息和地址信息的设施。

A:对B:错

答案:对

计算机系统软件是计算机系统的核心软件。

A:对B:错

答案:对

计算机运算速度是指每秒钟能执行操作系统的命令个数。

A:对B:错

答案:错

计算机主机由CPU、存储器和硬盘组成。

A:对B:错

答案:错

计算机硬件和软件是相辅相成、缺一不可的。

A:错B:对

答案:对

输入设备将机器运算结果转换成人们熟悉的信息形式。

A:错B:对

答案:错

控制器用来完成算术运算和逻辑运算。

A:对B:错

答案:错

操作系统属于系统软件。

A:错B:对

答案:对

汇编语言是计算机能直接识别的语言。

A:对B:错

答案:错

机器字长指CPU一次能处理的数据位数。

A:对B:错

答案:对

存储器的容量应该包括主存容量和辅存容量。

A:对B:错

答案:对

计算机的运算速度只与机器的主频相关。

A:对B:错

答案:错

下列各种数制的数中，最小的数是

______。（

）

A:（52)8

B:（101001)BCD

C:（233)16D:(101001)2

答案:（101001)BCD

两个数7E5H和4D3H相加，得______。（）

A:BD8HB:CB8HC:CC8HD:CD8H

答案:CB8H

若十进制数为137.5，其八进制数为______。（

）

A:1011111.101B:211.4C:211.5D:89.8

答案:211.4

一个16位无符号二进制数的表示范围是______。（）

A:-32768~32767B:0~65536C:-32768~32768D:0~65535

答案:0~65535

已知计算机中用8421码表示十进制数，A和B的编码表示分别为00111000和00100011，则A+B的结果为______。（）

A:01100001B:01011011C:01101011

D:01010001

答案:01100001

下列关于ASCII编码，正确的描述是______。（）

A:使用8位二进制代码，最左边一位为0B:使用8位二进制代码，最左边一位为1C:使用8位二进制代码，最右边一位为1D:使用8位二进制代码，最右边一位为0

答案:使用8位二进制代码，最左边一位为0

下列校验码中，奇校验正确的是______。（）

A:110100111B:110100111C:001000111D:010110011

答案:010110011

用海明码来发现并纠正1位错，信息位为8位，则检验位的位数为______。（

）

A:3

B:4

C:8

D:1

答案:4

能发现两位错误并能纠正1位错的编码是(

)。

A:奇校验码B:CRC码C:偶校验码D:海明码

答案:海明码

第二章测试

零的反码可以表示为______。

A:11000000B:01111111C:11111111D:10000000

答案:11111111

十进制数5的单精度浮点数IEEE754代码为______。

A:01100000101000000000000000000000

B:11000000101100000000000000000000

C:01000000101000000000000000000000D:11000000101000000000000000000000

答案:01000000101000000000000000000000

一个8位二进制整数，若采用补码表示，且由4个1和4个0组成，则最小值为______。

A:-7B:-120C:-121D:-112

答案:-121

设寄存器内容为80H，若它对应的真值是-127，则该机器数是______。

A:反码B:原码C:补码D:移码

答案:反码

浮点数的IEEE754标准对尾数编码采用的是______。

A:移码B:原码C:反码D:补码

答案:原码

______在补码表示的机器中若寄存器A中存放数9EH，经过一次运算它可以变为CFH。

A:逻辑右移B:逻辑左移C:算术左移D:算术右移

答案:算术右移

采用变形补码是为了便于______。

A:判溢B:将补码转化为原码C:将补码转化为反码D:对阶

答案:判溢

在机器数的四种表示方法中，______对0的表示有两种形式。

A:原码和反码B:反码和补码C:补码和移码D:原码和补码

答案:原码和反码

一机器内码为80H，它所表示的真值为-127，则它是______。

A:补码B:反码C:移码D:原码

答案:反码

n位定点补码表示的最大值是______。

A:2的n次方B:2的n-1次方再-1C:2的n-1次方D:2的n次方-1

答案:2的n次方-1

某数在计算机中用余3码表示为011110001001，其真值为______。

A:789B:456HC:789HD:456

答案:456

逻辑运算是没有进位或借位的运算。

A:错B:对

答案:错

一个正数的补码和它的原码相同，而与它的反码不同。

A:对B:错

答案:错

浮点数的取值范围取决于阶码的位数，浮点数的精度取决于尾数的位数。

A:错B:对

答案:对

在规格化浮点表示中，保持其他方面不变，只是将阶码部分由移码表示改为补码表示，则会使该浮点表示的数据表示范围增大。

A:对B:错

答案:错

运算器的主要功能是进行加法运算。

A:错B:对

答案:错

加法器是构成运算器的主要部件，为了提高运算速度，运算器中通常都采用并行加法器。

A:错B:对

答案:对

在定点整数除法中，为了避免运算结果的溢出，要求|被除数|＜|除数|。

A:对B:错

答案:对

浮点运算器中的阶码部件可实现加、减、乘、除运算。

A:对B:错

答案:错

除补码外，原码和反码不能表示-1。

A:对B:错

答案:错

+0的原码不等于-0的原码。

A:对B:错

答案:对

对于相同的机器字长，补码比原码和反码能多表示一个负数。

A:错B:对

答案:对

定点补码运算时，其符号位不参与运算。

A:对B:错

答案:错

浮点运算可由阶码运算和尾数运算两部分组成。

A:对B:错

答案:对

阶码部件在乘除运算时只进行加、减运算。

A:错B:对

答案:对

浮点数的正负由阶码的正负号来决定。

A:错B:对

答案:错

尾数部件只进行乘除运算。

A:对B:错

答案:错

浮点乘除运算需要进行対阶操作。

A:错B:对

答案:错

第三章测试

系统总线上的信号有______。

A:数据信号、控制信号、地址信号B:地址信号C:数据信号、控制信号D:控制信号

答案:数据信号、控制信号、地址信号

总线中地址线的作用是______。

A:即传送地址又传送数据。

B:只用于选择存储器单元；

C:由设备向主机提供地址；

D:用于选择指定存储器单元和I/O设备接口电路的地址；

答案:用于选择指定存储器单元和I/O设备接口电路的地址；

计算机中使用总线结构便于增减外设，同时______。

A:减少了信息传输量B:三者都对C:减少了信息传输量的条数D:提高了信息传输量

答案:减少了信息传输量的条数

系统总线是指______。

A:运算器、寄存器和外围设备之间的信息传送线

B:CPU、主存和外围设备之间的信息传送线

C:运算器、寄存器和主存之间的信息传送线

D:运算器、控制器和寄存器之间的信息传送线

答案:CPU、主存和外围设备之间的信息传送线

总线复用方式可以______。

A:减少总线中信号线的数量B:增加总线的功能C:提高CUP利用率D:提高总线的传输带宽

答案:减少总线中信号线的数量

在串行传输时，被传输的数据______。

A:发送设备进行并行到串行的变换，在接受设备中都是进行串行到并行的变换

B:在发送设备和接受设备中都是进行并行到串行的变换

C:在发送设备和接受设备中都是进行串行到并行的变换

D:发送设备进行串行到并行的变换，在接受设备中都是进行并行到串行的变换

答案:发送设备进行并行到串行的变换，在接受设备中都是进行串行到并行的变换

在单总线结构的CPU中，连接在总线上的多个部件______。

A:某一时刻只有一个可以向总线发送数据，并且只有一个可以从总线接收数据

B:某一时刻只有一个可以向总线发送数据，但可以有多个同时从总线接收数据C:可以有多个同时向总线发送数据，并且可以有多个同时从总线接收数据

D:可以有多个同时向总线发送数据，但可以有一个同时从总线接收数据

答案:某一时刻只有一个可以向总线发送数据，但可以有多个同时从总线接收数据

所谓三总线结构的计算机是指______。

A:I/O总线、主存总统和DMA总线三组传输线

B:设备总线、主存总线和控制总线三组传输线

C:I/O总线、主存总统和系统总线三组传输线

D:地址线、数据线和控制线三组传输线

答案:I/O总线、主存总统和DMA总线三组传输线

在各种异步通信方式中，______速度最快。

A:半互锁B:全互锁C:不互锁

答案:不互锁

计算机使用总线结构的主要优点是便于实现模块化，同时减少了信息传输线的数目。

A:对B:错

答案:对

在计算机的总线中，地址信息、数据信息和控制信息不能同时出现在总线上。

A:错B:对

答案:错

计算机系统中的所有与存储器和I/O设备有关的控制信号、时序信号，以及来自存储器和I/O设备的响应信号都由控制总线来提供信息传送通路。

A:错B:对

答案:对

使用三态门电路可以构成数据总线，它的输出电平有逻辑“1”、逻辑“0”和高阻（浮空）三种状态。

A:对B:错

答案:对

组成总线时不仅要提供传输信息的物理传输线，还应有实现信息传输控制的器件，它们是总线缓冲器和总线控制器。

A:对B:错

答案:对

总线带宽可以理解为总线的数据传输速率。

A:错B:对

答案:对

寄存器和算术逻辑单元ALU之间由通信总线连接。

A:错B:对

答案:错

独立请求方式，每台设备均有一对总线请求线和总线同意线。

A:错B:对

答案:对

某总线有104根信号线，其中数据线（DB)32根，若总线工作频率为33MHz,则其理论最大传输率为（

）。

A:64MB/sB:164MB/sC:132MB/sD:33MB/s

答案:132MB/s

下列有关总线定时的叙述中，错误的是（

）。

A:异步通信方式中，全互锁协议最慢B:同步通信方式中，同步时钟信号可由各设备提供C:异步通信方式中，非互锁协议的可靠性最差D:半同步通信方式中，握手信号的采样由同步时钟控制

答案:同步通信方式中，同步时钟信号可由各设备提供

在计数器定时查询方式下，若每次计数从上一次计数的终止点开始，则（

）。

A:设备号小的优先级高B:设备号大的优先级高C:无法确定设备的优先级D:每个设备使用总线的机会相等

答案:每个设备使用总线的机会相等

“总线忙”信号的建立者是（

）。

A:获得总线控制权的设备B:CPUC:发出“总线请求”信号的设备D:总线控制器

答案:获得总线控制权的设备

为了对N个设备使用总线的请求进行仲裁，在独立请求方式中需要使用的控制线数量约为（

）。

A:2N+1B:[log2N]+2C:3

D:N

答案:2N+1

在计数器定时查询方式下，正确的描述是（）。

A:总线设备的优先级可变B:各设备的优先级相等C:各设备获得总线控制权的机会均等D:越靠近控制器的设备，优先级越高

答案:总线设备的优先级可变

在3种集中式总线控制中，(

)方式响应速度最快；(

)方式对电路故障最敏感。（

）

A:其它选项均不正确B:计数器定时查询；链式查询C:链式查询；独立请求D:独立请求；链式查询

答案:独立请求；链式查询

在某计算机系统中，各个主设备得到总线使用权的机会基本相等，则该系统采用的总线判优控制方式可能是（

）。I.链式查询方式II.计数器定时查询方式III.独立请求方式

A:II和III都有可能，I不可能B:只能II,其余都不可能C:只能I,其余都不可能D:I、II、III都有可能

答案:II和III都有可能，I不可能

关于总线的叙述，以下正确的是（

）。I.总线忙信号由总线控制器建立II.计数器定时查询方式不需要总线同意信号III.链式查询方式、计数器查询方式、独立请求方式所需控制线路由少到多排序是：链式查询方式、独立请求方式、计数器查询方式

A:IIIB:只有IIC:I，III

D:II，III

答案:只有II

在不同速度的设备之间传送数据(

)。

A:必须采用应答方式B:必须采用同步控制方式C:可以选用同步控制方式，也可选用异步控制方式D:必须采用异步控制方式

答案:可以选用同步控制方式，也可选用异步控制方式

第四章测试

以下这些说法中______是正确的。

A:主存可由RAM和ROM组成；

B:主存只能由ROM组成；

C:主存只能由RAM组成；D:主存只能由SRAM组成；

答案:主存可由RAM和ROM组成；

可编程的只读存储器______。

A:不一定是可改写的B:其余都不对C:一定是可改写的D:一定是不可改写的

答案:不一定是可改写的

下述说法中______是正确的。

A:EPROM是可改写的，但它不能用作为随机存储器用

B:EPROM是可改写的，因而也是随机存储器的一种；

C:EPROM只能改写一次，故不能作为随机存储器用；

D:EPROM是可改写的，但它能用作为随机存储器用。

答案:EPROM是可改写的，但它不能用作为随机存储器用

一个8K×16位的存储器，其地址线和数据线的总和是______。

A:24B:28C:29D:32

答案:29

在下列几种存储器中，不能脱机保存信息的是______。

A:RAMB:磁盘C:磁带D:光盘

答案:RAM

某计算机字长是32位，它的存储容量是64KB．按字编址，它的寻址范围是______。

A:16KBB:32KC:16KD:32KB

答案:16K

下列器件中，存取速度最快的是______。

A:主存B:寄存器C:Cache

答案:寄存器

在下列因素中，与Cache的命中率无关的是______。

A:Cache块的大小B:主存的存取时间C:Cache的容量

答案:主存的存取时间

Cache的地址映象中，若主存中的任一块均可映射到Cache内的任一块的位置上，称作______。

A:全相联映像B:直接映像C:组相联映像

答案:全相联映像

有些计算机将一部分软件永恒地存于只读存储器中，称之为______。

A:软件B:硬件C:辅助存储器D:固件

答案:固件

由于CPU内部操作的速度较快，而CPU访问一次存储器的时间较长，因此机器周期通常由______来确定。

A:间址周期B:存取周期C:指令周期D:执行周期

答案:存取周期

主存和CPU之间增加高速缓冲存储器的目的是______。

A:既扩大主存容量，又提高了存取速度；

B:扩大主存容量；

C:扩大辅存容量。

D:解决CPU和主存之间的速度匹配问题；

答案:解决CPU和主存之间的速度匹配问题；

某一RAM芯片，其容量为512×8位，除电源和接地端外，该芯片引出线的最少数目是______。

A:20B:21C:17D:19

答案:19

若主存每个存储单元为16位，则______。

A:其地址线数与16无关B:其地址线数与16有关C:其地址线为16根

答案:其地址线数与16无关

需要定期刷新的存储芯片是______。

A:SRAMB:EPROMC:EEPROMD:DRAM

答案:DRAM

数据引脚和地址引脚越多芯片的容量越大。

A:错B:对

答案:对

存储芯片的价格取决于芯片的容量和速度。

A:对B:错

答案:对

SRAM每个单元的规模大于DRAM的规模。

A:对B:错

答案:对

要访问DRAM，应首先给出地址，之后再给出地址。

A:对B:错

答案:对

当CPU要访问数据时，它先访问虚存，之后再访问主存。

A:对B:错

答案:错

半导体存储器是一种易失性存储器，电源掉电后所存信息均将丢失。

A:对B:错

答案:错

Cache存储器保存RAM存储器的信息副本，所以占部分RAM地址空间。

A:错B:对

答案:错

半导体RAM信息可读可写，且断电后仍能保持记忆。

A:对B:错

答案:错

半导体RAM是易失性RAM，而静态RAM中的存储信息是不易失的。

A:错B:对

答案:错

在Cache-主存地址映像中，组相联灵活性最强。

A:对B:错

答案:错

一个512KB的存储器，其地址线和数据线的总和是_________。

A:17B:19C:27D:34

答案:17

计算机的存储器采用分级方式是为了_________。

A:减少主机箱的体积B:减少主机箱的面积C:解决容量、价格、速度三者之间的矛盾D:保存大量数据方便

答案:解决容量、价格、速度三者之间的矛盾

__________的连接是CPU与存储芯片连接的关键。

A:网络线B:数据线

C:地址线D:片选线

答案:片选线

存储芯片容量不同，其地址线的数量也不同，而CPU的地址线数量往往比存储芯片的地址线数量________。

A:少B:整好

C:多D:相等

答案:多

现代计算机的主存都由半导体集成电路构成。主存是由________、________、_______、________和________。

A:存储体，译码器，驱动器，读写电路，控制电路B:存储体，译码器，刷新电路，读出电路，C:存储体，译码器，驱动器，MAR，MDRD:存储体，译码器，刷新电路，读出电路，写入电路

答案:存储体，译码器，驱动器，读写电路，控制电路

为了解决存储器的_______、_______和_______，这三个主要技术指标之间的矛盾，通常将存储系统分为多级存储层次。

A:速度，容量，价格/位B:速度，材质，价格/位C:速度，容量，价格D:速度，材质，价格

答案:速度，容量，价格/位

多级存储层次结构可分为缓存-主存层次和主存-辅存层次，前者主要解决存储系统的_______问题，后者主要解决存储系统的_________问题。

A:速度，容量B:容量，速度C:速度，价格D:价格，容量

答案:速度，容量

由于动态RAM的集成度高，功耗小，价格便宜，而且随着其容量不断扩大，速度不断提高，因此被广泛用于计算机的_________。

A:辅存B:低速缓冲存储器C:高速缓冲存储器D:主存

答案:主存

静态RAM由于其速度快、无需刷新等特点，被广泛用于________。

A:低速缓冲存储器B:主存C:高速缓冲存储器D:辅存

答案:高速缓冲存储器

相联存储器与传统存储器的主要区别是前者又叫按________寻址的存储器

A:内容B:堆栈C:数据D:地址

答案:内容

下列各类存储器中，不采用随机存取方式的是（

）。

A:CD-ROMB:SRAMC:EPROMD:DRAM

答案:CD-ROM

磁盘属于（）类型的存储器。（

）

A:随机存取存储器（RAM）B:顺序存取存储器（SAM）C:只读存储器（ROM）D:直接存取存储器（DAM）

答案:直接存取存储器（DAM）

存储器的存取周期是指（）

A:存储器的写入时间B:存储器的读出时间C:存储器进行连续读或写操作所允许的最短时间间隔D:存储器进行一次读或写操作所需的平均时间

答案:存储器进行连续读或写操作所允许的最短时间间隔

设机器字长为32位，一个容量为16MB的存储器，CPU按半字寻址，其可寻址的单元数是（

）。

A:221

B:224

C:222

D:223

答案:223

在下列几种存储器中，CPU不能直接访问的是（

）。

A:硬盘B:CacheC:内存D:寄存器

答案:硬盘

第五章测试

I/O采用不统一编址时，进行输入输出操作的指令是______。

A:访存指令B:输入输出指令C:控制指令

答案:输入输出指令

中断发生时，程序计数器内容的保护和更新，是由______完成的。

A:进栈指令和转移指令B:硬件自动C:访存指令

答案:硬件自动

DMA方式传送数据时，每传送一个数据要占用_____的时间。

A:一个存储周期B:一个指令周期C:一个机器周期

答案:一个存储周期

鼠标器适合于_____方式实现输入操作。

A:程序查询B:DMA方式C:中断

答案:中断

以下叙述______是错误的。

A:DMA的数据传送不需CPU控制；

B:一个更高级的中断请求一定可以中断另一个中断处理程序的执行；

C:DMA和CPU必须分时使用总线；

D:DMA中有中断机制。

答案:一个更高级的中断请求一定可以中断另一个中断处理程序的执行；

DMA接口______。

A:可以用于主存与主存之间的数据交换；

B:内有中断机制；

C:内无中断机制

D:内有中断机制，可以处理异常情况；

答案:内有中断机制；

I/O采用统一编址时，进行输入的操作的指令是（

）

A:输入输出指令B:程序指令C:访存指令D:控制指令

答案:访存指令

主机与设备传送数据时，采用______，CPU效率最高。

A:中断方式B:DMA方式C:程序查询方式

答案:DMA方式

中断向量可提供______。

A:传送数据的起始地址B:主程序的断点地址C:中断服务程序入口地址D:被选中设备的地址

答案:中断服务程序入口地址

DMA方式______。

A:不能取代中断方式；

B:既然能用于高速外围设备的信息传送，也就能代替中断方式；

C:能取代中断方式。

D:也能向CPU请求中断处理数据传送；

答案:不能取代中断方式；

下列描述当中______是正确的。

A:程序中断方式和DMA方式中都有中断请求，但目的不同；

B:程序中断方式和DMA方式中实现数据传送都需中断请求；

C:DMA要等到指令周期结束时才进行周期窃取。

D:程序中断方式中有中断请求，DMA方式中没有中断请求；

答案:程序中断方式和DMA方式中都有中断请求，但目的不同；

DMA访问主存时，向CPU发出请求，获得总线使用权时再进行访存，这种情况称作______。

A:周期挪用

B:DMAC:停止CPU访问主存；

D:DMA与CPU交替访问

答案:周期挪用

微型机系统，主机和告诉硬盘进行数据交换一般采用______方式。

A:程序中断B:程序查询C:DMA

答案:DMA

DMA控制器和CPU可以同时使用总线工作。

A:错B:对

答案:错

在计算机系统中，所有的数据传送都必须由CPU控制实现。

A:对B:错

答案:错

一个更高优先级的中断请求可以中断另一个中断处理程序的执行。

A:对B:错

答案:对

外围设备一旦申请中断，立刻能得到CPU的响应。

A:对B:错

答案:错

DMA方式既能用于控制主机与高速外围设备之间的信息传送，也能代替中断传送方式。

A:对B:错

答案:错

单级中断与多级中断的区别是单级中断只能实现单中断，而多级中断可以实现多重中断或中断嵌套。

A:对B:错

答案:对

在直接程序控制方式下，CPU启动I/O设备的指令开始执行后，直到数据传送完为止，CPU不能执行别的程序。

A:对B:错

答案:对

DMA工作方式提高了CPU的效率，同时也提高了数据传送的速度。这是由于DMA方式在传送数据时不需要CPU干预，而且在一批数据传送完毕时，也完全不需要CPU干预。

A:对B:错

答案:错

与中断处理程序相比，CPU目前运行的用户应用程序的级别最高。

A:对B:错

答案:错

采用DMA方式进行数据传送的设备，比不采用DMA方式进行数据传送的设备优先级要高。

A:对B:错

答案:错

输入输出系统由I/O软件和I/O硬件两部分组成。

A:对B:错

答案:对

I/O设备的统一编址就是将I/O地址看成存储器地址的一部分。

A:错B:对

答案:对

在微型机系统中，I/O设备通过(

)与主板的系统总线相连接。（）

A:设备控制器B:中断控制器C:DMA控制器D:I/O端口

答案:设备控制器

一台字符显示器的VRAM中存放的是(

)。

A:汉字内码B:字模C:显示字符的ASCII码D:BCD码

答案:显示字符的ASCII码

若磁盘转速为7200转/分，平均寻道时间为8ms，每个磁道包含1000个扇区，则访问一个扇区的平均存取时间大约是(

)

A:16.3msB:20.5msC:12.2msD:8.1ms

答案:12.2ms

在统一编址的方式下，区分存储单元和I/O设备是靠(

)。

A:不同的控制线B:不同的地址线C:不同的数据线D:不同的地址码

答案:不同的地址线

I/O的编址方式采用统一编址方式时，进行输入/输出的操作的指令是(

)。

A:输入/输出指令B:控制指令C:其它选项都不对D:访存指令

答案:访存指令

下列叙述中，正确的是(

)。

A:在统一编址下，不能直接访问I/O设备B:在具有专门I/O指令的计算机中，I/O设备才可以单独编址C:只有I/O指令可以访问I/O设备D:访问存储器的指令一定不能访问I/O设备

答案:在具有专门I/O指令的计算机中，I/O设备才可以单独编址

下列关于I/O接口的叙述中，错误的是(

)。

A:I/O接口中CPU可访问的寄存器称为I/O端口B:状态端口和控制端口可以合用同一个寄存器C:采用统一编址方式时，CPU不能用访存指令访问I/O端口D:采用独立编址方式时，I/O端口地址和主存地址可能相同

答案:采用统一编址方式时，CPU不能用访存指令访问I/O端口

I/O指令实现的数据传送通常发生在(

)。

A:I/O设备和I/O端口之间B:I/O端口和I/O端口之间C:通用寄存器和I/O设备之间D:通用寄存器和I/O端口之间

答案:通用寄存器和I/O端口之间

下列选项中，能引起外部中断的事件是(

).

A:浮点运算下溢B:除数为0C:键盘输入D:访存缺页

答案:键盘输入

第六章测试

一条指令中包含的信息有______。

A:操作码、控制码；

B:操作码、地址码C:操作码、信息码D:操作码、向量地址

答案:操作码、地址码

在取指令操作之后，程序计数器中存放的是______。

A:下一条指令的地址B:当前指令的地址C:程序中指令的数量

答案:下一条指令的地址

采用变址寻址可扩大寻址范围，且______。

A:变址寄存器内容由操作系统确定，在程序执行过程不中可变；

B:变址寄存器内容由操作系统确定，在程序执行过程中可变；

C:变址寄存器内容由用户确定，在程序执行过程中可变；

D:变址寄存器内容由用户确定，在程序执行过程中不可变；

答案:变址寄存器内容由用户确定，在程序执行过程中可变；

在下列寻址方式中，______寻址方式需要先计算，再访问主存。

A:直接B:间接C:立即D:变址

答案:变址

在CPU的寄存器中，______对用户是完全透明的。

A:程序计数器B:状态寄存器C:指令寄存器D:通用寄存器

答案:指令寄存器

变址寻址和基址寻址的有效地址形成方式类似，但是______。

A:变址寄存器的内容在程序执行过程中是可变的。

B:在程序执行过程中，变址寄存器和基址寄存器和内容都可变的；

C:在程序执行过程中，基址寄存器的内容不可变，变址寄存器中的内容可变；

D:变址寄存器的内容在程序执行过程中是不可变的；

答案:在程序执行过程中，基址寄存器的内容不可变，变址寄存器中的内容可变；

以下选项中描述错误的是______。

A:指令周期的第一个操作是取指令；

B:取指令操作是控制器自动进行的；

C:指令第一字节含操作码。

D:为了进行取指令操作，控制器需要得到相应的指令；

答案:为了进行取指令操作，控制器需要得到相应的指令；

以下叙述中______是正确的。

A:CISC机一定不采用流水技术。

B:RISC机一定采用流水技术

C:采用流水技术的机器一定是RISC机；

答案:RISC机一定采用流水技术

超标量技术是______。

A:把多条能并行操作的指令组合成一条具有多个操作码字段的指令。

B:在每个时钟周期内同时并发多条指令；

C:缩短原来流水线的处理器周期；

答案:在每个时钟周期内同时并发多条指令；

RISC机器______。

A:CPU配备很少的通用寄存器；

B:CPU配备很多的通用寄存器；

C:一定采用流水技术；D:不一定采用流水技术；

答案:一定采用流水技术；

在寄存器间接寻址方式中，操作数是从______。

A:CPU中读出B:磁盘中读出C:寄存器中读出D:主存储器中读出

答案:主存储器中读出

指令中地址码部分所指定的寄存器中的内容是操作数的有效地址的寻址方式称为寄存器寻址。

A:错B:对

答案:错

指令的地址码字段存放的一定是操作数；

A:错B:对

答案:错

运算结果通常存放在其中一个地址码所提供的地址中；

A:对B:错

答案:对

CISC的特点包括指令字长不固定，指令格式多。

A:错B:对

答案:对

指令中的操作数可能来自控制存储器。

A:错B:对

答案:错

操作数在寄存器的寻址方式是寄存器寻址。

A:错B:对

答案:对

偏移寻址通过将某个寄存器内容与一个形式地址相加而生成有效地址。下列寻址方式中，不属于偏移寻址方式的是()

A:相对寻址B:变址寻址C:基址寻址D:间接寻址

答案:间接寻址

指令系统中采用不同寻址方式的目的是()

A:实现程序控制B:提供扩展操作码的可能并降低指令译码难度C:其它选项都正确D:可缩短指令字长，扩大寻址空间，提高编程的灵活性

答案:可缩短指令字长，扩大寻址空间，提高编程的灵活性

直接寻址的无条件转移指令的功能是将指令中的地址码送入()

A:地址寄存器MARB:指令寄存器IRC:程序计数器PCD:累加器ACC

答案:程序计数器PC

为了缩短指令中某个地址段的位数，有效的方法是采取()

A:变址寻址B:寄存器寻址C:立即寻址D:基址寻址

答案:寄存器寻址

简化地址结构的基本方法是尽量采用（）

A:间接寻址B:直接寻址C:隐地址D:寄存器寻址

答案:隐地址

在指令寻址的各种方式中，获取操作数最快的方式是()

A:间接寻址B:立即寻址C:直接寻址D:寄存器寻址

答案:立即寻址

假定指令中地址码所给出的是操作数的有效地址，则该指令采用()

A:直接寻址B:间接寻址C:寄存器寻址D:立即寻址

答案:直接寻址

设指令中的地址码为A，变址寄存器为X，程序计数器为PC，则变址间址寻址方式的操作数有效地址EA是()

A:((PC)+A)B:(X)+(A)C:(X)+AD:((X)+A)

答案:((X)+A)

(

)便于处理数组问题。

A:相对寻址B:基址寻址C:变址寻址D:间接寻址

答案:变址寻址

堆栈寻址方式中，设A为累加器，SP为堆栈指示器，MsP为SP指示的栈顶单元。如果进栈操作的动作是：(A)→MsP,(SP)-1→SP，那么出栈操作的动作应为()

A:(MsP)→A,(SP)+1→SPB:(MsP)→A,(SP)-1→SPC:(SP)-1→SP,(Msp)→AD:(SP)+1→SP,(MsP)→A

答案:(SP)+1→SP,(MsP)→A

相对寻址方式中，指令所提供的相对地址实质上是一种()

A:以本条指令在内存中首地址为基准位置的偏移量B:立即数C:内存地址D:以下条指令在内存中首地址为基准位置的偏移量

答案:以下条指令在内存中首地址为基准位置的偏移量

下列寻址方式中，最适合按下标顺序访问一维数组元素的是()

A:寄存器寻址B:变址寻址C:直接寻址D:相对寻址

答案:变址寻址

在多道程序设计中，最重要的寻址方式是().

A:相对寻址B:按内容寻址C:间接寻址D:立即寻址

答案:相对寻址

第七章测试

程序计数器PC属于______。

A:运算器B:存储器C:控制器D:I/O设备

答案:控制器

CPU不包括______。

A:地址译码器B:通用寄存器C:地址寄存器D:指令寄存器

答案:地址译码器

______可区分存储单元中存放的是指令还是数据。

A:用户B:存储器C:控制器D:运算器

答案:控制器

存放欲执行指令的寄存器是______。

A:MARB:IRC:MDRD:PC

答案:IR

运算器由许多部件组成，其核心部分是______。

A:多路开关B:算术逻辑运算单元C:数据总线D:累加寄存器

答案:算术逻辑运算单元

中断服务程序的最后一条指令是______。

A:转移指令B:入栈指令C:出栈指令D:中断返回指令

答案:中断返回指令

在中断接口电路中，向量地址可通过______送至CPU。

A:状态线B:控制线C:地址线D:数据线

答案:数据线

CPU是指______。

A:运算器、控制器和主存B:运算器和控制器C:控制器

答案:运算器和控制器

控制器的全部功能______。

A:从主存取出指令、