数字钟的设计-触发器

10.2寄存器

10.2.1数码寄存器10.2.2移位寄存器

寄存器是计算机的主要部件之一，它用来暂时存放数据或指令。N位寄存器需N个双稳态触发器构成可存放N位二进制数据寄存器的数据输入—输出方式：并行输入－并行输出FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF串入－串出串入－并出并入－串出并入－并出串行输入－串行输出串行输入－并行输出并行输入－串行输出10.2.1数码寄存器Q3Q2Q1Q0d0d1d2d3&&&&QQDQQDQQDQQD四位数码寄存器RD寄存指令CP取数指令并行输入并行输出&&&&QQDQQDQQDQQD110100001101110110.2.2移位寄存器

所谓“移位”，就是将寄存器所存各位数据，在每个移位脉冲的作用下，向左或向右移动一位。根据移位方向，常把它分成左移寄存器、右移寄存器和双向移位寄存器三种：寄存器左移(a)寄存器右移(b)寄存器双向移位(c)0000D0

＝DD1＝Q0D2＝Q1D3＝Q2移位脉冲串行输出设d3d2d1d0

＝1011串行输入并行输出清00001001000010000Q3Q2Q1Q0串行输入D移位脉冲顺序0112013411000101010111011QQDQQDQQDQQDCP3210DSLQ0Q1Q2Q3RD用波形图表示如下：CPQ3Q2Q1Q0DSL00000100101010001101移位脉冲Q3Q2Q1Q00123410110010000101010000QQDQQDQQDQQD移位脉冲CP0串行输出3210用波形图表示如下：101101100110110011001000100000000000000000000000Q3Q2Q1Q0D3D2D1D0设初态Q3Q2Q1Q0

＝1011Q3Q2Q1Q0CP110100110011000100000000移位脉冲串行输出四位串入-串出的右移寄存器：D1＝Q2D2＝Q3D3＝DSRD0＝Q1QDQQ3DQDQDCPQ1Q2Q0DSR串行输入

四位串入-串出的左移寄存器：D0

＝

DSLD1

＝

Q0D2

＝

Q1D3

＝

Q2

四位串入-串出的右移寄存器：D1＝Q2D2＝Q3D3＝DSRD0＝Q1双向移位寄存器的构成：

只要设置一个控制端M，当M＝0时左移；而当M＝1时右移即可。“DSL”即需左移的输入数据“DSR”即需右移的输入数据D0=ML＋MQ1

D2=MQ1

＋MQ3

D3=MQ2

＋MRD1=MQ0

＋MQ2

集成组件电路74LS194就是这样的多功能移位寄存器。时序电路必然具有记忆功能，因而组成时序电路的基本单元是触发器。时序逻辑电路的特点：

在数字电路中，凡是任一时刻的稳定输出不仅决定于该时刻的输入，而且还和电路原来的状态有关者，都叫做时序逻辑电路，简称时序电路。触发器触发器输出有两种可能的状态：0、1；输出状态不只与现时的输入有关，还与原来的输出状态有关；触发器是有记忆功能的逻辑部件。按功能分类：R-S触发器、JK触发器、D触发器、T型等。双稳态触发器有两种稳定的状态“0”和“1”信号触发时，可能“0”变为“1”或“1”变为“0”翻转1R-S触发器&a&b反馈两个输入端两个输出端1.基本R-S触发器电路Q与Q互补&a&b输入RD=0,SD=1时若原状态：11000110输出仍保持：功能：&a&b输入RD=0,SD=1时若原状态：01111010输出变为：输入RD=1,SD=0时若原状态：10101011输出变为：&a&b输入RD=1,SD=0时若原状态：00110101输出保持：&a&b输入RD=1,SD=1时若原状态：10111001输出保持原状态：&a&b输入RD=1,SD=1时若原状态：01110110输出保持原状态：&a&b输入0信号撤走后状态不定输入0信号撤走后状态不定输入RD=0,SD=0时0011输出全是1但当RD=SD=0同时变为1时，翻转快的门输出变为0，另一个不得翻转。&a&b状态表保持原状态01100信号后状态不确定11011000此状态应被禁止！RDSDQ波形图RDSDQQ禁用！状态不定RDSDQ逻辑符号负脉冲触发负脉冲触发1)基本R-S触发器为双稳态触发器，只要令RD=SD=1，触发器即保持原态。稳态情况下，两输出互补。一般定义Q为触发器的状态。2)在输入端加入负脉冲，可以使触发器状态变化。SD端加入负脉冲，使Q=1，SD称为“置位”或“置1”端。RD端加入负脉冲，使Q=0，RD称为“复位”或“清0”端。3)触发器的翻转直接受输入信号的控制。归纳：2.可控RS触发器&c&d&a&bCP时钟信号直接置0电路直接置1&c&d&a&bCPCP=0时011触发器保持原态功能CP=1时1&c&d&a&bCP输出取决于R-S两输入端的状态1100111001100110010011保持状态表CPRSQ0φφ保持100保持1011011001111不确定Q&c&d&a&bCP=111CP脉冲过去后不确定简化的状态表Qn+1---下一状态（CP过后）Qn---原状态正脉冲触发逻辑符号RDSDRSCQ直接置“0”端直接置“1”端画出RS触发器的输出波形。设触发器初始状态为“0”CPRSQ使输出全为1CP撤去后状态不定1）令RD=0，触发器输出“0”；RD为直接置“0”端

SD=0，触发器输出“1”；SD为直接置“1”端正常工作时，“RD”“SD”置12）CP=0，触发器输出状态无变化。保持原态；

CP=1，触发器输出状态取决于R、S的状态。触发器翻转的时刻应该在CP脉冲的上升沿，触发器的输出状态取决于两输入端的状态。3）若CP脉冲过宽，则在CP正脉冲期间，触发器可能产生空翻。边沿触发器可解决此问题。归纳：直接置“0”端1.JK触发器逻辑符号RDSDCQKJ下降沿触发!直接置“1”端2JK触发器与D触发器JK触发器的功能J=K=0时：Qn+1=Qn

保持原态J=K=1时：Qn+1=Qn

来一个脉冲翻转一次J=0，K=1时：Qn+1=0Qn+1=1J=1，K=0时：输出与J的状态一致JK触发器的状态表波形图CPKJQJQ

保持1、RD为直接置“0”端

SD为直接置“1”端正常工作时，“RD”“SD”置12、CP下降沿触发器触发翻转负边沿触发器归纳：2.D触发器电路图CP下降沿触发!CQKJDCP1CQKJDCP1功能10110D=0时D=1时01001CP下降沿触发!状态表逻辑符号CP下降沿时,输出翻转为与D一致RDSDDCQCP上升沿触发!状态表逻辑符号CP上升沿时,输出翻转为与D一致RDSDDCQCPDQ

画出D触发器的输出波形。设Q的初始状态为0。RDSDDCQCP上升沿触发!归纳：1）RD为直接置“0”端

SD为直接置“1”端正常工作时，“RD”“SD”置12）D触发器有负边沿触发器，也有正边沿触发器（看符号）。1.T触发器和T’触发器3触发器逻辑功能的转换状态表T触发器T’触发器:计数型触发器。来一个脉冲翻转一次。2.触发器逻辑功能的转换（1）JK触发器转换为D触发器JK触发器的状态表D触发器的状态表（2）JK触发器转换为T触发器JK触发器的状态表T触发器的状态表（3）各种触发器转换为T’触发器RSCQCP①可控R-S触发器计数脉冲输入端对应于CP的每一个上升沿都翻转一次②J-K触发器计数脉冲输入端对应于CP的每一个下降沿都翻转一次JKCQCP11DCQ③D触发器对应于CP的每一个上升沿都翻转一次计数脉冲输入端四人抢答电路。四人参加比赛，每人一个按钮，其中一人按下按钮后，相应的指示灯亮。并且，其它按钮按下时不起作用。电路的核心是74LS175四D触发器。它的内部包含了四个D触发器，各输入、输出以字头相区别，管脚图见下页。10.1.4触发器应用举例CLRDCPQCLRDCPQCLRDCPQCLRDCPQ1Q1D2Q2DGND4Q4D3Q3D时钟清零USC公用清零公用时钟74LS175管脚图74LS175逻辑状态表输