编码器数电课件ch04b

1、)编码(Encoder)的1、)编码(Encoder)的概念与分2、)编码器的逻辑功能2、)编码器的逻辑功能二进制编码器的结构2n I2n 3、)编码器的分类：普通3、)编码器的分类：普通编码器和优先编码器1、编码器的工作原(1（普通编码器(4线─2线编码器a）逻辑（2）逻辑功能Y1出二进1000004制输010001码入110输000000111Y1 I0I1I2I3I0I1I2IY I0I1I2I3 I0I1I2I1、编码器的工作原(1（普通编码器(4线─2线编码器a）逻辑（2）逻辑功能Y1出二进1000004制输010001码入110输000000111Y1 I0I1I2I3I0I1I2IY I0I1I2I3 I0I1I2I&1I≥Y&1I1I&≥1YI&Y I0I1I2I I0I1I2IY1 I0I1I2I3I0I1I2I&1I≥Y&1I1I&≥1YI&Y I0I1I2I I0I1I2IY1 I0I1I2I3I0I1I2IVCC1kΩ×0&GS12&D34输&出C5代6码&B78&A9VCC1kΩ×0&GS12&D34输&出C5代6码&B78&A92.键盘输入8421BCD码编码（2）功能输入输出ABCD1111111111000001111111111001111111111011000111111110110111111111101110110111111011110101111110111110100111101111110011111011111110010111111111100011111111111000012.键盘输入8421BCD码编码（2）功能输入输出ABCD111111111100000111111111100111111111101100011111111011011111111110111011011111101111010111111011111010011110111111001111101111111001011111111110001111111111100001&当所有的输入都为1时Y1Y0=Y1Y0=1&11&1&&当所有的输入都为1时Y1Y0=Y1Y0=1&11&1&3优先编码3优先编码~输入为编码信号I3~输出为Y1高低10~输入为编码信号I3~输出为Y1高低100000×10001××1010×××11121234562123456798 1CD4532电路11&1&1I311&1&11&&1Y11211&1111CD4532电路11&1&1I311&1&11&&1Y11211&111输入输出L××××××××LLLLLLLLLLLLHHH×××L××L××L×××L××××L×××××输入输出L××××××××LLLLLLLLLLLLHHH×××L××L××L×××L××××L××××××××××HHHHH用二片CD4532构成16线-4线优先编码器,A6A5A4A3A1A15A14A13A12A11A10。I4I100000000000L00用二片CD4532构成16线-4线优先编码器,A6A5A4A3A1A15A14A13A12A11A10。I4I100000000000L00A6A5A4A3A1A15A14A13A12A11A10。I4I10110000~0000L0A6A5A4A3A1A15A14A13A12A11A10。I4I10110000~0000L0L0111A6A5A4A3A1A15A14A13A12A11A10。I4I1A6A5A4A3A1A15A14A13A12A11A10。I4I1)0010000001111000L11111译码器/数据分配1译码器的概念与分译码器/数据分配1译码器的概念与分译码器：具有译码功能的逻辑电路称为译码器译码器的分类100000010001110000000111AY0Y1Y2001100 00 00100000010001110000000111AY0Y1Y2001100 00 00-4线译码器的逻辑电路(分析输入AB&1y××HHHHH0&LLLLHHHy1LLHHLHH&1ALHLHHLH1&BLHHHHHLy3YY-4线译码器的逻辑电路(分析输入AB&1y××HHHHH0&LLLLHHHy1LLHHLHH&1ALHLHHLH1&BLHHHHHLy3YYA32 n个yxn- n个yxn-设输入端的个数为n，输出端的个数为当使能输入端EI为有效电平时，对应每一组输入代码(1.1/2输入EABHHHHH××EYYYYLLLLHHHLLHHLHHLHLHHLHLH(1.1/2输入EABHHHHH××EYYYYLLLLHHHLLHHLHHLHLHHLHLHHHHHLEY74x139逻辑符号框外的E参与运算(如E变为E)，则在&1EY0E&&1AYY221&Y3Y3 3EY74x139逻辑符号框外的E参与运算(如E变为E)，则在&1EY0E&&1AYY221&Y3Y3 3(274HC138(74LS138)Y0YYYYA0EY123456789 (274HC138(74LS138)Y0YYYYA0EY123456789 74HC138(74LS138)集成译码 3&&个Y11&编&Y码&11&个Y输译&&入11Y码端&&Y输&3出&Y5个端&&Y6 控1&&制Y&174HC138(74LS138)集成译码 3&&个Y11&编&Y码&11&个Y输译&&入11Y码端&&Y输&3出&Y5个端&&Y6 控1&&制Y&174HC138集成译码器功能输入输出HH××××HHHHHHH×HXHHHHHHHH××××HHLHHHHHH×××××HHHHHLLHHHHHHHHH74HC138集成译码器功能输入输出HH××××HHHHHHH×HXHHHHHHHH××××HHLHHHHHH×××××HHHHHLLHHHHHHHHHHHHHHHHHHHHHHHHHLY Y CBY CBCBCBYCBC CBCBY7HHHHHHHHHB××L×H××××××××××HX×HHHH HHHLLHHHHHHHHHHHHLY Y CBY CBCBCBYCBC CBCBY7HHHHHHHHHB××L×H××××××××××HX×HHHH HHHLLHHHHHHHHHHHHLY CBCB===Y CB=CBY CB===Y CB=7~是三3线–8线译码器基于这一点用该器件能够方便地实现三变量逻辑函数Y CBCB===Y CB=CBY CB===Y CB=7~是三3线–8线译码器基于这一点用该器件能够方便地实现三变量逻辑函数例用一片3线–8线译码器74HC138实现函LLLAABABBABAABLABABABABmm例用一片3线–8线译码器74HC138实现函LLLAABABBABAABLABABABABmmmm6435m*m*m*m6435L m*m*m*mY*Y*Y*Y6435ABC& ABC& ABCABABLmmm37**m37ABABABLmmm235m*m*ABCABABLmmm37**m37ABABABLmmm235m*m*m235 Y1*Y3**m3*mL m**Y*Y*Y235 Y1*Y3**m3*mL m**Y*Y*Y235例EABCEY02Y24YC7 例EABCEY02Y24YC7 Y2=(E3E2E1)A2A1Y3=(E3E2E1)A2A1A0=Y1=(E3E2E1)A2A1A0=Y2=(E3E2E1)A2A1Y3=(E3E2E1)A2A1A0=Y1=(E3E2E1)A2A1A0=0 3 YY2 74HC138译码器作为数据分配器时的功能XXXLLLLLHLHLLHHHLLHLHHHLHHH LLXHHHHHHHHHLDDHHHHHHHHLDHDHHHHHHHLDHHDHHHHHHLDHHHDHHHHHLDHHHHDHHHHLDHHHHHDHHHLDHHHHHHDHHLDHHHHHHHD74HC138译码器作为数据分配器时的功能XXXLLLLLHLHLLHHHLLHLHHHLHHH LLXHHHHHHHHHLDDHHHHHHHHLDHDHHHHHHHLDHHDHHHHHHLDHHHDHHHHHLDHHHHDHHHHLDHHHHHDHHHLDHHHHHHDHHLDHHHHHHHDB4B3 B2B1B0=000~111时，L0~B2B1B0=000~111时，L8~B4B3……011111011111011111011111011011111111110011111111011111111110111111111111111 0000001111111110000110111111110001011011111110001B4B3 B2B1B0=000~111时，L0~B2B1B0=000~111时，L8~B4B3……011111011111011111011111011011111111110011111111011111111110111111111111111 000000111111111000011011111111000101101111111000111110111111001001111011111YY+5ELE2YE74HC138YYYBA(0YYBAABLYYYYELE禁2E1374AAC138(I)Y174HC139YYY1Y1EALY21113AYY1LE0A0E2112 E74HC138AY3YYYY(II)AA L YYYLEE2E174HC138YYYYY(III)AA12LA…………YY+5ELE2YE74HC138YYYBA(0YYBAABLYYYYELE禁2E1374AAC138(I)Y174HC139YYY1Y1EALY21113AYY1LE0A0E2112 E74HC138AY3YYYY(II)AA L YYYLEE2E174HC138YYYYY(III)AA12LA…………集成二–十进制译码器——于BCDBD外的伪码（1010～11116代码均低电集成二–十进制译码器——于BCDBD外的伪码（1010～11116代码均低电 32100123456789HLLHLHHHHHHHHHHLHHLHLHL HLHLHH3.七段显示译码（1）最常用的显示器有：半导体发光二极管和液显示器aabfbgbccddeceeffggd3.七段显示译码（1）最常用的显示器有：半导体发光二极管和液显示器aabfbgbccddeceeffggdaa101b111c110d101e101f100g001abbfcdefcegdgaa101b111c110d101e101f100g001abbfcdefcegdg进输输 或能0 HH 1 进输输 或能0 HH 1 H 2 HH 3 HH 4 HH 5 H 6 HH 7 HH 8 L 9 L 制输输 或功 L 制输输 或功 L 熄 L 熄 L 熄 L 熄 L 熄 L 熄 HH L **试用74HC4511和必要的门电路构成24110A2A1A2A1LELELELEA2H3H2H1M3M2H7H6M5试用74HC4511和必要的门电路构成24110A2A1A2A1LELELELEA2H3H2H1M3M2H7H6M5数据1、数据选择器的定义与功“多路开关” 数据1、数据选择器的定义与功“多路开关” 数据输出I2n通道选择4选1数据选择（1）逻辑电BA1111路数&Y4选1数据选择（1）逻辑电BA1111路数&YD0D2111&Y Y 10000 0D0D2111&Y Y 10000 0集成电路数据选择器74HC151的逻辑E1个使2个互&&&&&Y81Y&&&D6&&1311111 74LS151的逻辑集成电路数据选择器74HC151的逻辑E1个使2个互&&&&&Y81Y&&&D6&&1311111 74LS151的逻辑3、74LS151的功能当E=1时，Y=1当E=0时，Y的表达式为Ym0D0m1D1m2D2m3mDmDmm 7m E YYH LHL 3、74LS151的功能当E=1时，Y=1当E=0时，Y的表达式为Ym0D0m1D1m2D2m3mDmDmm 7m E YYH LHL 2、74HC151示意框YYE2、74HC151示意框YYE74LS151功能框5、数据选择器74LS151的应（1）数据选择器组成逻辑函数产生7Ymim0D m15、数据选择器74LS151的应（1）数据选择器组成逻辑函数产生7Ymim0D m1.....m7Dim2D m3D3当E=0时：输出Y的表达式为D 7当D0=D3=D5Y1=D2=D4=DYmmmY当D0=D3=D5D1=D2=D4=DEYmmm控制Di例试用8选1数据选择器74LS151产生逻辑函LYZYD0D1D2D3D4D5D6XX=S2,Y=S1,例试用8选1数据选择器74LS151产生逻辑函LYZYD0D1D2D3D4D5D6XX=S2,Y=S1,01L=m3+m5+m6+比较Y与LD3=D5=D6=D71m0D0+m1D1+m2D2+Ym4D4+m5D5+m6D6+利用8选1数据选择器组成函数产生器的一利用8选1数据选择器组成函数产生器的一般步8选1数据选择器位的扩展。D8选1数据选择器位的扩展。D输出：D DYDD ~ DYYYD~ YYDD ~ DYYYD~ Y4、用8选1数据选择器的扩展为8选1数据选择4、用8选1数据选择器的扩展为8选1数据选择（D 0通道地址码：4YY=D0~D7Y=用8选1数据选择器的扩展为选1数据选择器的电路连DDBAYD D1D74HCYDDDDDDD3DDD≥Y1DDDD&用8选1数据选择器的扩展为选1数据选择器的电路连DDBAYD D1D74HCYDDDDDDD3DDD≥Y1DDDD&YYD D9DDDDDDDYDDDD5、数据选择器74LS151的应（2）用8选1数据选择器实现并行数据到串行数据的并0入0011011CP0Ltt0 Q Q QD0D1D2D3D4D5D6D5、数据选择器74LS151的应（2）用8选1数据选择器实现并行数据到串行数据的并0入0011011CP0Ltt0 Q Q QD0D1D2D3D4D5D6DS 74HC151SS L0 010101.11.1A、BFA>B=1，表示A大于FAB=1，表示A小于=1，表示A等于逻辑1位数值比较1B&F逻辑表达FFA<==A&1AA+A 逻辑1位数值比较1B&F逻辑表达FFA<==A&1AA+A 2、位数值比较器：比较两个输入：两个2位二进制数—A=A1、 •输入输出FA>B=(A1>B1)+(×100A1>2、位数值比较器：比较两个输入：两个2位二进制数—A=A1、 •输入输出FA>B=(A1>B1)+(×100A1>FA<B=(A1<B1)+(×010A1<100A1=A0>F=(A=B)(A=B010A1=A0<1100001A1=A0=FA>B=(A1>B1)+(FA<B=(A1<B1)+(器A &器&&FA>B=(A1>B1)+(FA<B=(A1<B1)+(器A &器&&多位数值比较器的多位数值比较器的若高位相等,则再比较低位数,比较结由低位的比较结果决定集成数值比3)集成数值比较器74HC85的功74HC85IA＜IA＞FA＞VCCFFA＜74HC85的示集成数值比3)集成数值比较器74HC85的功74HC85IA＜IA＞FA＞VCCFFA＜74HC85的示意框74HC85的引脚A0B0 A1B1 A2B2 A3B3 1234567894位数值比较器74HC85的功能 4位数值比较器74HC85的功能 A3> A3< A3= A2> A3= A2< A3= A2= A1> A3= A2= A1< A3= A2= A1= A0> A3= A2= A1= A0< A3= A2= A1= A0= A3= A2= A1= A0= A3= A2= A1= A0= A3= A2= A1= A0= A3= A2= A1= A0= 用两片74HC85组成8位数值比较器（串联扩展方式）输入:A7A6A5A4A3A2A1A0B7B6B5B4B3FAFA FA输出用两片74HC85组成8位数值比较器（串联扩展方式）输入:A7A6A5A4A3A2A1A0B7B6B5B4B3FAFA FA输出001FFA0 A1 A2 A3 用两片74HC85组成16位数值比较器（串联扩展方式）A0A1A2A3A4A5 A6A7A0A1A2 A3A4A5A6 A7A0B0A1A2A3A0A1A2用两片74HC85组成16位数值比较器（串联扩展方式）A0A1A2A3A4A5 A6A7A0A1A2 A3A4A5A6 A7A0B0A1A2A3A0A1A2A3A0B0A1A2 A3000C011 FFFFFFA0 A1 A2 A3IA=B 用74HC85组成16位数值比较器的并联扩展方式B15B12B8 用74HC85组成16位数值比较器的并联扩展方式B15B12B8 000000111A 0I001 1114...4.5算术运算电100+1、半加器和全加0 1111两个4位二进制数相加1114...4.5算术运算电100+1、半加器和全加0 1111两个4位二进制数相加@在两个1位二进制数相加时，不考虑低位来的进位的相---半---全ASBC1位半加器（Half不考虑低位进位，将两个1位二进制数A、B相加的器件半加的真值ASAABSCBS&&0000SAB1010&&0110BCC= 110图1位半加器（Half不考虑低位进位，将两个1位二进制数A、B相加的器件半加的真值ASAABSCBS&&0000SAB1010&&0110BCC= 110图全加器（Full•CSCABiiii000001000110010C0110110100101010010011100全加器（Full•CSCABiiii000001000110010C011011010010101001001110011111111Ci-&1•逻辑表达式（用与或非门实现0101采用包围0的方法进行化简：10101Ci-&1C BiCiAiBi•AiCi000Ai0111逻辑符CCi-∑ASiiBiCC逻辑i-CCi&1•逻辑表达式（用与或非门实现0101采用包围0的方法进行化简：10101Ci-&1C BiCiAiBi•AiCi000Ai0111逻辑符CCi-∑ASiiBiCC逻辑i-CCi•BiCASABCABC ABCABC000110 ii0101Ci-011010&SABiiiiBCii00&0110CCABACBCi00100 i A•BiCASABCABC ABCABC000110 ii0101Ci-011010&SABiiiiBCii00&0110CCABACBCi00100 i AiB AiB B0111C1AiBi(A AiBi&iii)i2、多位数加法如何用1位全加器实现两个四位二进制数相加A3A2A1A0+B3B2B1B0110111 （1）2、多位数加法如何用1位全加器实现两个四位二进制数相加A3A2A1A0+B3B2B1B0110111 （1）串行进位加法1010C-（2）超前进位加法定义第i位的进位信号（C（2）超前进位加法定义第i位的进位信号（CiCiAiBi(定义两个中间变量Gi和PiBiGi=pi(AiBi AiCiCi=Gi＋PiCi-4位全加器进位信号的产生 4位全加器进位信号的产生 (BiCi=Gi＋PiCi-Gi=C0=G0+P0C-1C1=G1+P1=G1+P1G0+P1P0C-1C2=G2+P2C1P1G0+ P1P0C-=G2+P2G1+P2C3=G3+P3C2=G3+P3（G2+P2C1)=G3+P3G2+P3P2=G3+P3G2+P3P