电子科技大学微机原理大题（含答案）

电子科技大学微机原理大题（含答案）目录第一章概述(4)阐述摩尔定律，它有什么限制？(4)什么是Soc？什么是IP核？它有哪几种实现形式？(4)什么是嵌入式系统？它有哪些特点？(4)第二章计算机系统的结构组成与工作原理(5)说明RISC架构与CISC架构之间的区别(5)举例说明计算机体系结构、组成和实现之间的关系(5)试说明现代计算机系统中常用的并行技术及其效果？(5)某时钟频率为1.25GHz、平均CPI为5的非流水线式处理器，其升级版本引入了6级流水线，但因存在诸如锁存延迟等流水线内部延迟，升级版处理器的时钟频率必须降到1GHz。(5)简述冯.诺依曼体系结构的核心，并分析冯.诺依曼计算机存在的瓶颈？(6)简述冯.诺依曼计算机的实质(6)第三章微处理器体系结构及关键技术(6)试比较计算机各体系结构的优缺点(6)常见的流水线冒险包括哪几种？如何解决？(7)试比较随机逻辑和微码体系结构的优缺点(7)什么是微码体系结构？微指令的作用是什么？(7)第四章总线技术与总线标准(7)比较串、并行通信的特点，为什么现代计算机中有总线串行化的趋势？(7)试比较同步、半同步、异步总线时序的优缺点(8)RAM与CPU的连接有哪几类信号线？简述电路设计时需要考虑的几个问题？(8)计算机系统的总线仲裁有哪几种类型？请简述串行总线仲裁。(8)什么是总线？微机中三总线是指？微机系统采用总线的好处是？(8)第五章存储器系统(9)简述Cache-主存层次与主存-辅存层次的不同点。(9)什么是高速缓存技术和虚拟存储器技术？采用它们的目的是什么？(9)什么是虚拟地址？试简述虚拟存储器的基本工作原理。(9)什么是存储器访问的局部性原理？它有哪几种含义？(9)试为某8位计算机系统设计一个具有8KBROM和40KBRAM的存储器。要求ROM用EPROM芯片2732组成，从0000H地址开始;RAM用SRAM芯片6264组成，从4000H地址开始。(10)为某模块设计端口地址译码电路，已知该模块的端口数为64，端口地址占用从1130H开始的连续地址段。试给出分析过程及简单的硬件连接示意图。(10)简述计算机的存储器分层体系结构，并说明分层原因及各层次的主要特点(10)DRAM为何要刷新？如何刷新？(11)设某系统地址总线宽度为20位，数据总线宽度为8位。现采用8Kx4芯片实现32KB存储器，要求其地址空间连续，且该扩展存储器的地址从0B0000H开始。（1）需要多少片芯片？分几组？（2）片内地址线需要多少位？应该用哪种片选方式？多少位高位地址线？以表格方式描述每组芯片的地址范围。（3）画出系统硬件连接图。(11)简述高速缓存技术和虚拟存储器技术的异同。(12)第六章输入输出接口(13)为什么需要接口？(13)处理器端口编址方式有哪两种？试比较两种方式的优缺点？(13)试比较几种数据控制传输方式的优缺点(13)为什么存储器可以直接挂接在微处理器的三总线上？(14)为什么接口电路的输入需要缓冲器，而输出需要锁存器？(14)简述CPU以查询方式向打印机传送一次数据的基本过程，并说明优缺点。(14)形成中断嵌套的必备条件有哪些？(14)DMA和中断的区别？(14)DMA具有哪些特点？(15)常用的中断优先级的管理方式有哪几种？分别有哪些优缺点？(15)第七章ARM微处理器编程模型(15)ARM有几种运行模式？如何区别？(15)通用寄存器中PC、CPSR、SPSR的作用各是什么？(16)ARM处理器的工作状态有哪两种？这两种状态如何转换？(16)哪些特征是ARM和其他RISC体系结构所共有的？(16)当ARM发生异常和异常返回时，ARM核会自动完成什么任务？从异常返回时，ARM程序设计者需要完成什么任务？(16)第八章ARM汇编指令(17)ARM有哪几种寻址方式？试分别说明(17)ARM指令中的第二源操作数有哪几种形式？试举例说明(17)判断下列指令的正误，并说明理由(17)举例说明B、BL、BX之间的区别(18)CPSR中用于条件码的是哪几位？分别表示什么含义？(18)中断处理与子程序调用的异同(18)在ARM处理器中，试列举可以修改R15寄存器的指令及类型，并讨论修改R15后程序可能出现的状况。(19)指出MOV与LDR的区别及用途。(19)第九章ARM程序设计(19)冒泡算法汇编程序(19)采用ARM汇编语言实现8255A初始化，并控制LED灯闪烁(20)采用ARM汇编语言实现8255A初始化，并控制数据采样与存储(21)S3C2440UART1初始化程序设计：已知微处理器外设时钟PCLK=33.34MHz,要求数据传输速率为9600bps,不使用FIFO,关闭流控制，帧格式为8位数据位，1位偶校验位，2位停止位。试写出各初始化控制字，并编写初始化程序段。（掌握李广军（第二版）教材例题）(21)硬件定时与软件定时的区别、优缺点(21)第十章基于ARM微处理器的硬件系统设计(22)简述ARM微处理器最小硬件系统(22)电源模块设计有哪些注意事项？试简述并联一个大电容和小电容的作用？(22)三星S3C2400A微处理器采用什么内核？当nRESET引脚送来复位信号时，内核会进行哪些操作？(22)计算机中的计数器有何作用？计数器的定时或计数长度由什么决定？定时或计数精度受什么因素影响？(23)第十一章基于ARM微处理器的软件系统设计(23)简述嵌入式软件系统的分层结构，各层之间有何联系？(23)简述嵌入式软件系统的工作流程，系统引导及加载阶段有哪些功能？(23)Bootloader的作用(24)第一章概述阐述摩尔定律，它有什么限制？答：每18个月，芯片上的晶体管密度增加一倍、运算性能提高一倍、而价格下降一半。摩尔定律终将不再有效。由于电子元件的特征尺寸不可能无限小，随着集成电路技术的发展，电子元器件的特征尺寸将越来越接近饱和，这就会导致芯片上的晶体管密度也会接近饱和，故摩尔定律终将不再适用。什么是Soc？什么是IP核？它有哪几种实现形式？答：Soc：片上系统，从应用的角度看，主要指单芯片上集成微电子应用产品所需的所有功能系统。IP核：满足特定的规范和要求，并且能够在设计中进行复用的功能模块。它有软核、硬核、固核三种实现形式。什么是嵌入式系统？它有哪些特点？答：概念：以应用为中心，以计算机技术为基础，软硬件可裁剪，满足应用系统对功能、可靠性、成本、体积和功耗的严格要求的专用计算机系统，即“嵌入到对象体系中的专用计算机系统”。特点：1)@通常是面向对象的(@代替“嵌入式系统”)2)@是将先进的计算机技术、半导体技术和电子技术与各行业的具体应用相结合的产物3)@的硬件和软件都必须高效率地设计、去除冗余，力争在同样的硅片面积上实现更高的性能。4)@具有较长的生命周期5)@不具备自开发能力，用户不能修改，必须在专用的开发环境和工具下才能进行开发。第二章计算机系统的结构组成与工作原理说明RISC架构与CISC架构之间的区别举例说明计算机体系结构、组成和实现之间的关系答：确定指令集中是否有乘法指令属于计算机体系结构的内容，而乘法指令是由专门的乘法器、还是加法器实现则属于计算机组成的内容，乘法/加法器底层物理器件采用何种工艺器件来搭建则属于计算机实现的内容。试说明现代计算机系统中常用的并行技术及其效果？答：流水线技术。流水线技术是一种将每条指令分解为多步，并让各步操作并行进行，从而实现几条指令并行处理的技术，提高了CPU的利用率，进而改善了计算机的性能。哈佛结构。哈佛结构通过使用多个物理存储器来实现存储器读写的并行。多机多核结构。多机多核结构通过使用多个CPU或CPU模块来提高计算机的处理速度。某时钟频率为1.25GHz、平均CPI为5的非流水线式处理器，其升级版本引入了6级流水线，但因存在诸如锁存延迟等流水线内部延迟，升级版处理器的时钟频率必须降到1GHz。1.对一典型程序（指令数目N很大），升级版处理器所实现的加速比是多少？答：对于一个有N条指令的程序，非流水线处理器的总执行时间为=4N×10?9sT0=5×N1.25×1096级流水线处理器的总执行时间为：T1=6+N?11×109=(N+5)×10?9s则加速比为：T0T1=4NN+5,当N很大时，加速比≈4。2.两版处理器的MIPS各是多少？答：MIPS=f(MHz)/CPI,故第一版MIPS=1.25*1000/5=250MIPS第二版MIPS=_1000_MIPS。简述冯·诺依曼体系结构的核心，并分析冯·诺依曼计算机存在的瓶颈？答：1)计算机由运算器、控制器、存储器、输入输出接口组成；2)计算机的信息描述以二进制为基础；3)计算机必须按照预先编制并存放于存储器中的程序执行，才能实现其功能。冯·诺依曼计算机的瓶颈在于其串行性，具体表现为指令执行的串行性和存储器访问的串行性。简述冯·诺依曼计算机的实质答：“程序存储和程序控制”是冯·诺依曼计算机的基本工作原理，它从本质上描述了这类计算机的工作过程，即：程序预先编制并存放于存储器中，CPU自动地从存储器中取出指令、并分析和执行指令，然后再取下一条指令，如此周而复始。第三章微处理器体系结构及关键技术试比较计算机各体系结构的优缺点常见的流水线冒险包括哪几种？如何解决？答：数据冒险、结构冒险、控制冒险。数据冒险：后面的计算要用到前面的结果。解决：采用定向技术或调度技术来减少停顿时间。结构冒险：不同流水线阶段在同一时刻需要使用同一硬件资源。解决：通过加入同类型资源，或改变资源的设计来减少或消除。控制冒险：发生于分支执行和跳转指令的操作过程。解决：通过分支预测及预测执行技术来解决。试比较随机逻辑和微码体系结构的优缺点答：1）从设计开销角度：随机逻辑的指令集和硬件必须同步进行设计和优化，比较复杂。微码指令集的设计并不直接影响现有硬件，修改指令集并不需要重新设计新的硬件。2）从性能角度：随机逻辑在指令集和硬件设计上都进行了优化，因此在二者采用相同指令集时，随机逻辑要更快一些。但微码可以实现更复杂的指令集，可以用较少的指令完成复杂的功能，尤其是在存储器速度受限时，微码体系结构性能更优。什么是微码体系结构？微指令的作用是什么？答：在微码结构中，控制单元的输入和输出之间被视为一个内存系统。控制信号存放在一个微程序内存中，指令执行过程中的每一个时钟周期，处理器从微程序内存中读取一个控制字作为指令执行的控制信号并输出。微指令只实现必要的基本操作，可以直接被硬件执行。通过编写由微指令构成的微代码，可以实现复杂的指令功能。微指令使处理器的硬件设计与指令集设计相分离，有助于指令集的修改和升级。第四章总线技术与总线标准比较串、并行通信的特点，为什么现代计算机中有总线串行化的趋势？答：并行通信使用多条信号线同时传输多位数据；串行通信使用较少的信号线依次传输所有数据位。因此，与串行通信相比，并行通信效率高，而串行通信则总线规模较小，更适合远距离传输。现代微机系统追求高数据传输率，并行固有的信号串扰会造成严重的通信干扰，而具有差分传输、数据包、点对点通信的串行总线则可以较好地避免这个问题。试比较同步、半同步、异步总线时序的优缺点RAM与CPU的连接有哪几类信号线？简述电路设计时需要考虑的几个问题？答：地址、数据、控制线。电路设计时需考虑的问题:1)CPU的总线负载能力；2)CPU的时序与存储器的存取速度之间的匹配；3)存储器的地址分配和片选、控制信号的连接计算机系统的总线仲裁有哪几种类型？请简述串行总线仲裁。答：集中式、分布式。集中式包括：串行总线仲裁、并行仲裁、串并二维仲裁。串行总线仲裁：（1）各主控设备挂接在总线上，包括总线请求、忙碌、应答信号。（2）当某主控设备检测到总线空闲时，便发出总线请求信号，该信号通过菊花链传递到仲裁模块，并置总线为忙碌状态，以禁止其他设备使用总线。（3）总线仲裁模块对请求设备进行响应，并将总线控制权交出。该主控设备完成使用后，将总线忙碌信号置为无效。什么是总线？微机中三总线是指？微机系统采用总线的好处是？答：总线通常是指系统与系统之间、系统与各模块之间或模块内部各部分之间用来传送信息的公共通路。微机中的三总线包括：数据总线、地址总线、控制总线。采用总线结构，微机系统的构成更加方便，且具有更大的灵活性和更好的可扩展性，可维修性。第五章存储器系统简述Cache-主存层次与主存-辅存层次的不同点。答：1)位置不同。Cache-主存层次的逻辑位置介于CPU和主存-辅存之间。2)目的不同。Cache-主存层次用来解决高速度与低成本的矛盾，其核心是Cache技术；主存-辅存层次用来解决大容量和低沉本的矛盾，其核心是虚拟存储技术。3)实现方式不同。Cache-主存层次的功能完全由硬件实现；主存-辅存层次通过附加的硬件和存储管理软件来实现。什么是高速缓存技术和虚拟存储器技术？采用它们的目的是什么？答：高速缓存技术的核心思想是高速的暂时存储：通过保存所选择数据的一个本地副本，在需要时，使用这个本地副本回应请求。由于高速缓存比常规的请求响应机构回应得更快，所以提高了处理器性能，有效地解决了处理速度和存储速度之间的匹配问题。虚拟存储器技术利用次级存储器来扩展物理存储器容量，掩盖了下层存储器的物理细节，向上提供了一个克服物理存储器和物理寻址方案局限性的地址空间和存储器存取方案。什么是虚拟地址？试简述虚拟存储器的基本工作原理。答：虚拟地址是由MMU在进行地址转换前根据逻辑地址生成的，是程序使用的地址。由于主存容量有限，当程序较大时，无法将其全部调入主存，这时便可以采用虚拟存储器技术。虚拟存储器技术将主存和辅存分为大小相同的页，程序存放在辅存中，当需要运行某页程序时，将其调入对应的主存页，避免了一次性将程序全部调入主存，相对扩大了物理存储器容量。什么是存储器访问的局部性原理？它有哪几种含义？答：通常把对局部范围内存储器地址频繁访问，而对此范围之外的存储器地址较少访问的现象称为存储器访问的局部性原理。局部性有两种含义，一种称为引用局部性：指程序会访问最近访问过的数据和指令；另一种称为时间局部性：指的是访问一个数据之后，很可能在不久的将来再次访问该数据。试为某8位计算机系统设计一个具有8KBROM和40KBRAM的存储器。要求ROM用EPROM芯片2732组成，从0000H地址开始;RAM用SRAM芯片6264组成，从4000H地址开始。分析：8位机地址线通常为16位。容量=后两位/8*B；3-8译码器：片选、使能（低电平）;芯片读\写端、数据端、片选、地址端为某模块设计端口地址译码电路，已知该模块的端口数为64，端口地址占用从1130H开始的连续地址段。试给出分析过程及简单的硬件连接示意图。硬件电路略（用3-8译码器很简单的）。简述计算机的存储器分层体系结构，并说明分层原因及各层次的主要特点答：现代微机存储器系统一般分为四级：寄存器、Cache、主存、辅存，把这些不同容量、不同速度的存储器按一定的体系结构组织起来，主要是为了解决存储容量、存取速度和价格之间的矛盾。（1）第一级寄存器：位于微处理器内部，速度最快，数量较少。（2）第二级Cache:为了解决CPU与主存之间的速度不匹配问题，其性能是速度快，容量小，对用户透明。（3）第三级主存：容量大、速度相对Cache较慢，通常用于存放运行的程序和数据。（4）第四级辅存：容量巨大，可读可写，单位存储成本最低，且可以脱机保存信息。DRAM为何要刷新？如何刷新？答：因为DRAM是利用电容存储电荷的原理来保存信息的，而电容会逐渐放电，所以DARM要刷新。可以通过对DRAM不断进行“读出和回写”，以使释放的电荷得到补充，来完成刷新。刷新周期一般为ms量级，即需要在毫秒量级对DRAM的全部存储单元“读出和回写”一遍。设某系统地址总线宽度为20位，数据总线宽度为8位。现采用8Kx4芯片实现32KB存储器，要求其地址空间连续，且该扩展存储器的地址从0B0000H开始。（1）需要多少片芯片？分几组？（2）片内地址线需要多少位？应该用哪种片选方式？多少位高位地址线？以表格方式描述每组芯片的地址范围。（3）画出系统硬件连接图。答:1.需8片芯片，分4组2.片内地址线13位（A0?A12）,使用全译码，地址线（A13,A14）用作片选，高位5根地址线作译码器使能信号。3-8译码器和8255ANote:答案最后，寄存器R中的字节不需要按位取反。简述高速缓存技术和虚拟存储器技术的异同。答:相同点:以存储器访问的局部性原理为基础；采用的调度策略类似，对用户都是透明的。不同点:划分信息块的长度不同；Cache技术由硬件实现，而虚拟存储器由OS的存储管理软件辅助硬件实现。第六章输入输出接口为什么需要接口？答：首先，CPU与外设的信号不兼容，在信号类型、功能定义、逻辑定义和时序关系上都不一致。其次，两者的工作速度不匹配，CPU速度高，外设速度低。最后，数据传输方式不同，有串行、并行之分。因此，外设不能直接与CPU相连，必须经过中间I/O接口电路。处理器端口编址方式有哪两种？试比较两种方式的优缺点？独立编址优点：系统视端口和存储单元为不同的对象，系统中存储单元和IO端口的数量可达最大。缺点：需专门信号来指定系统地址线上出现的是端口地址还是存储器地址，端口操作指令比较单一。统一编制优点：将端口看作存储单元，仅以地址范围的不同来区分两者，对端口和存储单元的操作完全一样，端口操作指令种类较多。缺点：CPU对存储单元和IO端口的实际寻址空间小于其最大寻址空间。试比较几种数据控制传输方式的优缺点为什么存储器可以直接挂接在微处理器的三总线上？答：首先，存储器是用来保存信息的，功能、传送方式单一，一次传送一个或多个字节。其次，存储器类型有限，只有只读和可读可写类型。再次，存储器的访问速度基本可与CPU工作速度相匹配。为什么接口电路的输入需要缓冲器，而输出需要锁存器？答：由于外设的工作速度通常比CPU的工作速度慢得多。所以，当输入时，就需要缓冲器保存来自外设的数据，然后一次性传输给CPU；当输出时，就需要锁存器锁住总线上来自CPU的数据，以匹配外设和CPU的工作速度。简述CPU以查询方式向打印机传送一次数据的基本过程，并说明优缺点。答：数据输出过程如下：（1）CPU读取打印机接口中的状态寄存器，检查打印机当前是否空闲，不空闲则反复查询。（2）若打印机空闲，则CPU将数据写入数据端口，同时产生输出选通信号，并置打印机为忙状态。（3）打印机取走数据，并回复ACK响应信号和清除打印机忙状态。条件查询控制方式是一种CPU主动，外设被动的I/O操作方式。它很好地解决了CPU与外设之间的同步问题，避免了对端口进行“盲读”、“盲写”，数据传输可靠性高。缺点是CPU工作效率低，I/O响应速度慢。形成中断嵌套的必备条件有哪些？答：(1)正处于某个中断服务子程序中，且总中断开放。(2)新中断的优先级更高，同级或低级均不能嵌套。(3)所有中断服务子程序都必须有保护现场、恢复现场的指令。(4)每个中断服务程序末尾通过IRET指令以示结束，从而返回中断地址处。DMA和中断的区别？（1）DMA方式直接依靠硬件实现单纯的数据传送，不运行程序，不能处理较复杂的事件，不能完全取代中断方式。（2）当某事件处理不是单纯的数据传送时，还须采用中断方式。（3）当DMA方式传送完一批数据后，常采用中断方式通知CPU结束处理。DMA具有哪些特点？（1）可在I/O设备和存储器之间直接传送数据；（2）传送时，源和目的均直接由硬件指定；（3）传输的数据块长度需要指定，计数由硬件自动进行；（4）在数据传输完成后，一般通过中断通知CPU进行后续处理；（5）一般用于高速大批量数据传输；常用的中断优先级的管理方式有哪几种？分别有哪些优缺点？答：软件查询：方法简单，实现容易，效率低。硬件排序：占用硬件资源，效率较高。中断控制芯片：成本较高，效率较高。第七章ARM微处理器编程模型ARM有几种运行模式？如何区别？答：七种运行模式：用户模式（usr）：ARM处理器正常的程序执行状态快速中断模式(fiq):处理高速中断，用于高速数据传输或通道处理外部中断模式(irq):用于普通的中断处理系统模式：运行特权级的操作系统任务管理模式(svc):操作系统使用的保护模式，系统复位后的默认模式中止模式(abt):数据或指令预取中止时进入该模式未定义模式(und)：处理未定义指令，用于支持硬件协处理器的软件仿真区分：处理器通过CPSR寄存器中的M4-M0位来指示不同的运行模式。通用寄存器中PC、CPSR、SPSR的作用各是什么？答：PC：用于保存处理器要取的下一条指令的地址。CPSR:保存条件标志位、中断禁止位、当前处理器模式标志及其他的控制、状态位。SPSR:当异常发生时，SPSR用于保存CPSR的当前值；当从异常退出时，可用SPSR来恢复CPSR。ARM处理器的工作状态有哪两种？这两种状态如何转换？答：ARM状态：处理器执行32位的字对齐的ARM指令Thumb状态：处理器执行16位的半字对齐的Thumb指令进入Thumb状态：当操作数寄存器的状态位（最低位）为1时，执行BX指令进入Thumb状态。如果处理器在Thumb状态时发生异常，则异常处理返回时自动切换到Thumb状态。进入ARM状态：当操作数寄存器的状态位为0时，执行BX指令进入ARM状态。处理器进行异常处理时，把PC的值放入异常处理模式的LR寄存器中，从异常向量地址开始执行程序，系统自动进入ARM状态。哪些特征是ARM和其他RISC体系结构所共有的？1)Load/Store体系结构。在这类机器中，操作数和运算结果不能直接从主存中存取，而必须通过寄存器进行中转。由于寄存器与运算器之间的数据传输速度远高于主存与运算器之间的数据传输速度，故这种体系结构有助于提高计算机整体的运行速度。2)采用固定长度的精简指令集。这使得机器译码更容易，可直接通过硬件完成指令的解析。与CISC相比，虽然RISC需要更多的指令来完成相同的任务，但采用硬件直接译码的速度却远高于采用微码方式译码。通过Cache技术，采用固定长度的RISC机器可以获得更高的性能。3)三地址指令格式。除了除法指令外，ARM的大部分数据处理指令采用三地址指令，即在指令中包含了目的操作数，源操作数和第二源操作数。当ARM发生异常和异常返回时，ARM核会自动完成什么任务？从异常返回时，ARM程序设计者需要完成什么任务？答：当ARM发生异常时，ARM核自动执行以下工作：（1）复制CPSR到SPSR_，然后设置适当的CPSR位；（2）改变处理器状态，进入ARM状态；（3）改变处理器模式，进入相应的异常模式；（4）设置中断禁止位，禁止相应的中断；（5）保存返回地址到LR_;（6）设置PC为相应的异常向量。从异常返回时，ARM程序设计者需要从SPSR_中恢复原CPSR值，并从LR_中恢复原PC值。第八章ARM汇编指令ARM有哪几种寻址方式？试分别说明答:八种寻址方式:立即寻址：即立即数寻址，指令中直接给出操作数。寄存器直接寻址：指操作数直接存放在寄存器中。寄存器移位寻址：ARM特有的寻址方式，操作数由寄存器中的数值进行相应移位得到。寄存器间接寻址：指寄存器中存放的是操作数的地址，而操作数存放在内存中。基址变址寻址：指将寄存器的内容与给出的地址偏移量相加，形成操作数的有效地址。多寄存器直接寻址：指的是一条指令可以完成多个通用寄存器值的传送。相对寻址：指以PC为基址，以地址标号为偏移量，两者相加形成操作数的有效地址。堆栈寻址：堆栈是按特定顺序进行存取的存储区，其堆栈指针指向栈顶。ARM指令中的第二源操作数有哪几种形式？试举例说明答：立即数方式、寄存器方式、寄存器移位方式。立即数方式：MOVR0,#3寄存器方式：ADDR1,R2,R3寄存器移位方式：ADDR0,R1,R2,LSL#1判断下列指令的正误，并说明理由1)MVNR5,#0x2F100错误：不符合规定，采用伪指令，改为LDRR2,=0x2F100MVNR5,R22)SBCR15,R6,LSR#4错误：SBC指令为三操作数指令，改为SBCR15,R6,R43)MULR2,R2,R4错误：MUL指令中，目的寄存器不能和第一源操作数寄存器相同4)MSRCPSR,#0x001错误：不能将立即数直接赋给CPSR,改为：LDRR1,=0x001MSRCPSR,R1举例说明B、BL、BX之间的区别B:普通转移指令，转移范围：±32MBBAGAIN……AGAIN:…BL:带返回的转移指令,将P