《电工学》20-秦曾煌主编第六版下册-电子技术-第20章

第二十章

门电路和组合逻辑电路(1-0)第二十章门电路和组合逻辑电路§20.1脉冲信号§20.2根本门电路及其组合§20.3TTL门电路§20.4CMOS门电路§20.5逻辑代数§20.6组合逻辑电路的分析和综合§20.7加法器§20.8编码器§20.9译码器和数字显示1数字信号和模拟信号电子电路中的信号模拟信号数字信号随时间连续变化时间和幅度都是离散的例：正弦波信号、锯齿波信号等。例：产品数量的统计、数字表盘的读数、数字电路信号等。2模拟信号tV(t)tV(t)数字信号高电平低电平上升沿下降沿3模拟电路主要研究：输入、输出信号间的大小、相位、失真等方面的关系。主要采用电路分析方法分析，动态性能用微变等效电路分析。模拟电路:

晶体管一般工作在线性放大区；数字电路:

晶体管工作在开关状态，即工作在

饱和区和截止区。数字电路主要研究：电路输出、输入间的逻辑关系。主要的工具是逻辑代数，电路的功能用状态表、逻辑表达式及波形图表示。模拟电路与数字电路比较1.电路的特点2.研究的内容4模拟电路研究的问题根本电路元件:根本模拟电路:晶体三极管场效应管集成运算放大器信号放大及运算(信号放大、功率放大〕信号处理〔采样保持、电压比较、有源滤波〕信号发生〔正弦波发生器、三角波发生器、…〕5数字电路研究的问题根本电路元件：根本数字电路：逻辑门电路触发器组合逻辑电路时序电路〔存放器、计数器、脉冲发生器、脉冲整形电路〕A/D转换器、D/A转换器6常见脉冲信号§20.1脉冲信号矩形波尖顶波

7实际的矩形波

实际的矩形波参数脉冲幅度：A脉冲上升沿：tr脉冲下降沿：tf脉冲宽度：tp脉冲周期：T脉冲频率：f0.9A0.5A0.1AAtttTPrf8正脉冲负脉冲正脉冲和负脉冲正脉冲：脉冲跃变后的值

>

初始值负脉冲：脉冲跃变后的值

<

初始值9在数字电路中，我们研究的是电路的输入和输出之间的逻辑关系，所以数字电路又称逻辑电路，而相应的研究工具是逻辑代数〔布尔代数〕，其根本逻辑关系为：与、或、非。§20.2根本门电路及其组合逻辑门电路的根本概念10在逻辑代数中，逻辑函数的变量只能取两个值〔二值变量〕，即：“0”和“1”，中间值没有任何意义。“0”和“1”只表示两个对立的逻辑状态。如电位的上下、开关的开合等。11在逻辑电路中，只有两种相反的工作状态，即高电平和低电平，通常用“1”表示高电平、用“0”表示低电平。这种表示方法即为所谓的正逻辑系统。假设用“0”表示高电平、用“1”表示低电平，即为所谓的负逻辑系统。一般均采用正逻辑系统。10只要能判断高低电平即可12在数字电路中，门电路是最根本的逻辑元件，其输入和输出间存在一定的逻辑关系，它是和根本逻辑关系相对应的电子电路，主要有：与门、或门、与非门、或非门、异或门等。13〔1〕“与”逻辑A、B、C条件都具备时，事件F才发生。EFABC&ABCF逻辑符号根本逻辑关系：14逻辑表达式F=A•B•CAFBC00001000010011000010101001101111状态表规定:

开关合为逻辑“1”；开关断为逻辑“0”；灯亮为逻辑“1”；灯灭为逻辑“0”特点：有0那么0,全1那么1与逻辑运算规那么0•0=00•1=01•0=01•1=1逻辑与或逻辑乘15〔2〕“或”逻辑A、B、C有一个或一个以上条件具备时，事件F就发生。1ABCF逻辑符号AEFBC16逻辑表达式F=A+B+CAFBC00001001010111010011101101111111状态表规定:

开关合为逻辑“1”；开关断为逻辑“0”；灯亮为逻辑“1”；灯灭为逻辑“0”特点：有1那么1,全0那么0或逻辑运算规那么0+0=00+1=11+0=11+1=1逻辑或或逻辑加17〔3〕“非”逻辑A条件具备时，事件F不发生；A不具备时，事件F发生。逻辑符号AEFRAF18状态表规定:

开关合为逻辑“1”；开关断为逻辑“0”；灯亮为逻辑“1”；灯灭为逻辑“0”特点：1那么0,0那么1逻辑非逻辑反逻辑表达式非逻辑运算规则AF011019〔4〕几种常用的逻辑关系“与”、“或”、“非”是三种根本的逻辑关系，任何其它的逻辑关系都可以以它们为根底表示。与非：条件A、B、C都具备，那么F不发生。&ABCF20或非：条件A、B、C任一具备，那么F不发生。异或：条件A、B有一个具备，另一个不具备那么F发生。同或：条件A、B同时具备或同时不具备，那么F发生。=ABF=1ABF1ABCF21二极管与门FD1D2AB+12V设：二极管的导通压降为0.3伏。分立元件根本逻辑门电路一、二极管“与”门电路22二极管或门FD1D2AB-12V二、二极管“或”门电路

23R1DR2AF+12V+3V三极管非门嵌位二极管设：三极管的饱和压降为0.3V三、晶体管“非”门电路

24例：根据输入波形画出输出波形ABY1有“0”那么“0”，全“1”那么“1”&ABY1>1ABY2Y2有“1”那么“1”，全“0”那么“0”25与分立元件电路相比，集成电路具有体积小、可靠性高、速度快的特点，而且输入、输出电平匹配，所以早已广泛采用。根据的电路内部结构，可分为DTL、TTL、HTL、MOS管集成门电路等。§20.3

TTL门电路26TTL与非门

TTL与非门电路

多发射极晶体管+5VFR4R2R1T2R3T3DT1T4b1c1ABC

27集成电路中的多发射晶体管28+5VFR4R2R1T2R3T3DT1T4b1c1ABC

“0”1V缺乏以让T2、T4导通三个PN结导通需2.1V

1.任一输入为低电平“0”〔0.3V〕时T2、T4截止29“0”1Vuouo=5–uR2-ube3-uD

3.6V输出为高电平！负载电流〔拉电流〕+5VFR4R2R1T3DT1b1c1ABC30+5VFR4R2R1T2R3T3DT1T4b1c1ABC

2.输入全为高电平〔3.6V〕时“1”全导通电位被嵌在2.1V1V截止

全反偏31+5VFR2R1T2R3T1T4b1c1ABC饱和uF=0.3V输出为低电平！全反偏“1”负载电流〔灌电流〕3274LS00、74LS20管脚排列示意图&&1211109814133456712&&UCC4B4A4Y3B3A3Y1B1A1Y2B2A2YGND(a)74LS001211109814133456712&&UCC2D3C2BNC2A2Y1B1ANC1D1C1YGND74LS20(b)33u0(V)ui(V)123UOH(3.6V)UOL(0.3V)传输特性曲线u0(V)ui(V)123UOH“1”UOL

“0”阈值UT=1.4V理想的传输特性输出高电平输出低电平

TTL与非门的特性和技术参数341.输出高电平UOH、输出低电平UOLUOH2.4VUOL

0.4V便认为合格。

典型值：UOH=3.6VUOL

0.3V。2.阈值电压UTui<UT时，认为ui是低电平。ui>UT时，认为ui是高电平。典型值：UT=1.4V353.扇出系数NO

带同类门的最大数目。TTL与非门NO≥8。4.平均传输延迟时间tuiotuoo50%50%tpd1tpd2365.输入高电平电流IIH和输入低电平电流IIL当某一输入端接高电平，其余输入端接低电平时，流入该输入端的电流，称为输入高电平电流IIH〔A〕。当某一输入端接低电平，其余输入端接高电平时，流出该输入端的电流，称为输入低电平电流IIL〔mA〕。371.

悬空的输入端相当于接高电平。2.为了防止干扰，可将悬空的输入端:假设与门接高电平；假设或门接低电平。说明38一、根本运算法那么A+0=AA+1=1§20.5

逻辑代数§20.5.1逻辑代数运算法那么A·0=0·A=0A·1=A39普通代数不适用!二、根本代数规律交换律结合律分配律A+B=B+AA·B=B·AA+(B+C)=(A+B)+C=(A+C)+BA·(B·C)=(A·B)·CA(B+C)=A·B+A·CA+B·C=(A+B)(A+C)40例如：三、吸收规那么1.原变量的吸收：A+AB=A证明：A+AB=A(1+B)=A·1=A被吸收412.反变量的吸收：证明：DCBCADCBCAA++=++被吸收例如：423.混合变量的吸收：证明：

1吸收吸收例如：434.反演定理(摩根定理)：可用列状态表的方法证明44逻辑状态表(真值表)：

它将逻辑函数的输入、输出变量所有可能的逻辑状态以表格形式一一对应地列出。

n个变量可以有2n个组合，一般按二进制的顺序，输出与输入状态一一对应，列出所有可能的状态。§20.5.2逻辑函数的表示方法452.逻辑表达式：

它将逻辑函数的输入、输出关系写成与、或、非等逻辑运算的组合式。通常采用“与或”的形式。如： F=AB+AC3.逻辑图:

它将逻辑函数用逻辑符号和连线表示出来。卡诺图:

后续将专门讨论。46逻辑变量原变量：变量字母上无反号。反变量：变量字母上有反号。47：一走廊电灯可由A、B、C三个开关控制。要求：任意闭合奇数个开关时，电灯才点亮。解：输入：开关A、B、C。闭合=1，断开=0。输出：电灯Y。灯亮=1，灯灭=0。逻辑状态表输入输出ABCY00000011010101101001101011001111例：48取Y=1的所有输入组合。每个输入组合写成与的形式〔即：最小项〕：‘0’写成反变量，‘1’写成原变量。3.将各输入组合相加。逻辑状态表输入输出ABCY00000011010101101001101011001111由状态表→表达式的方法49

n个变量的最小项是一个含有n个变量的乘积项，且n个变量都仅以原变量或反变量的形式出现一次。

n个变量的最小项的个数为：2n

。

对同一逻辑函数而言，其由最小项组成的与或表达式是唯一的。n个变量的最小项50假设两个最小项中只有一个变量以原、反状态相区别，那么称它们为逻辑相邻。逻辑相邻逻辑相邻逻辑相邻的项可以合并，消去一个因子51由表达式→逻辑图的方法52一、利用逻辑代数的根本公式化简：§20.5.3逻辑函数的化简3、加项法：1、并项法：2、配项法：4、吸收法：A+A=AA+AB=A53例1：提出AB=1提出A反变量吸收54被吸收反演例2：配项并项55？AB=ACB=C?A+B=A+CB=C?请注意与普通代数的区别！56假设将n个输入变量的全部最小项用小方块阵列图表示，并且将逻辑相临的最小项放在相临的几何位置上，所得到的阵列图就是n变量的卡诺图。卡诺图的每一个方块〔最小项〕代表一种输入组合，并且可把对应的输入组合注明在阵列图的上方和左方。二、利用卡诺图化简：1、概念：57AB0101两变量卡诺图AB0101最小项AB最小项AB58ABC0001111001三变量卡诺图任意项(约束项)可为“1”，也可为“0”59通常为了方便，可用二进制对应的十进制表示单元编号。ABC0001111001m0m1m4m5m3m7m2m6F(A,B,C)=(m1,m2,m4,m7)ABC00011110010110011060四变量卡诺图m0

m1m3m2ABCD0001111000011110m4

m5m7m6m12

m13m15m14m8

m9m11m10612、利用卡诺图化简：ABC000111100162ABC0001111001AB?保存相同的，去掉不同的。“1”写原变量，“0”写反变量。63ABC0001111001ABBCF=AB+BC化简过程：64利用卡诺图化简的规那么〔1〕将相邻的最小项圈成矩形，且个数应为2n个，它可合并，并消去n个变量。ABCD0001111000011110AD65不是矩形ABCD000111100001111066〔2〕圈的个数应最少，圈的面积应尽可能大，且每圈至少包含一个未被圈过的最小项。〔3〕各最小项可被圈屡次，但不可未被圈！〔4〕任意项可圈可不圈，但合理利用可使结果大大简化。〔5〕化简后的逻辑式是各圈化简的逻辑和。67例1：化简F(A,B,C,D)=(0,2,3,5,6,8,9,10,11,12,13,14,15)ABCD0001111000011110A68例2：化简ABCD0001111000011110ABD结论：假设卡诺图中的“0”项少，也可圈“0”，但所得为F的非！69ABCD0001111000011110例3：化简1111111111规那么：行列取值的相交区域均应填“1”。70例4：状态表如图，用卡诺图化简。101状态未给出，即是任意项。71ABC0001111001化简时可以将无所谓状态当作1或0，即：可圈可不圈！目的是得到最简结果。认为是1AF=A72§20.6组合逻辑电路的分析和综合逻辑电路组合逻辑电路时序逻辑电路特点：现时的输出仅取决于现时输入。组成：门电路。特点：现时的输出取决于现时输入和原来状态。组成：门电路、触发器。73组合逻辑电路的主要研究内容分析：设计：逻辑图电路的逻辑功能逻辑功能设计逻辑图741、由给定的逻辑图逐级写出逻辑关系表达式。分析步骤：2、用逻辑代数公式或卡诺图对逻辑表达式进行化简。3、列出输入输出状态表并得出结论。电路结构输入输出之间的逻辑关系组合逻辑电路的分析75例1：分析以下图的逻辑功能。&&&ABF76状态表相同为“1”不同为“0”同或门=77例2：分析以下图的逻辑功能。&&&AMBF=101被封锁11A路信号输出78&&&AMBF=010被封锁1选通电路功能：

M=1时选通A路信号；M=0时选通B路信号。B路信号输出79任务要求最简单的逻辑电路1、确定实际问题的逻辑含义，列出状态表，进而写出逻辑表达式。2、用逻辑代数公式或卡诺图对逻辑表达式进行化简或变换。3、由化简或变换后的逻辑表达式画出逻辑电路图。分析步骤：组合逻辑电路的综合80例：试设计一个三人〔A、B、C〕表决 电路。每人一个按键，如果同意那么 按下，不同意那么不按。结果用指示 灯表示，多数同意时指示灯亮，否 那么不亮。1、首先指明逻辑符号取“0”,“1”的含义。解：

按键按下时为“1”，不按时为“0”；多数赞成时为“1”，反对时为“0”。81

逻辑状态表2、根据题意列出逻辑状态表。82ABC0001111001ABACBC3、画出卡诺图，并用卡诺图化简：834、根据逻辑表达式画出逻辑图。&1&&ABBCF84&&&&ABCF假设用与非门实现总结：将最简与或表达式取双非后，用摩根定理化成与非与非表达式！85§20.7加法器11011001+举例：A=1101,B=1001,计算A+B011010011半加器86加法运算的根本规那么：〔1〕逢二进一。〔2〕最低位是两个数的最低位相加，不需考虑进位。〔3〕其余各位都是三个数相加，包括加数、被加数、低位来的进位。〔4〕任何位相加都产生两个结果：本位和、向高位的进位。87半加器：

半加运算不考虑从低位来的进位。A---加数；B---被加数；S---本位和；C---进位。状态表88状态表89逻辑图逻辑符号=1&ABSC

90

在相加过程中，既考虑加数、被加数又考虑低位来的进位。

ai---加数；bi---被加数；ci-1---低位的进位；si---本位和；ci---进位。全加器91状态表9293逻辑图逻辑符号>1biaici-1siciCO

CO

94应用举例：用4个全加器组成一个四位二进制加法计算电路:

A3A2A1A0

+B3B2B1B0串行进位低位高位95所谓编码就是赋予选定的一系列二进制代码以固定的含义。编码器是实现编码的逻辑电路。根据功能分类：一般、优先编码器；根据进制分类：二进制、二－十进制编码器。§20.8编码器96n位二进制代码〔n位二进制数〕有2n种不同的组合，可以表示2n个信号。可将一系列信号状态编制成二进制代码。二进制编码器2n个n位编码器高低电平信号二进制代码97例：用与非门组成的三位二进制编码器---

8/3线编码器输入：I0I7，八种状态。任何时候仅有一个输入信号有效，即为：“1”。又 称：输入高电平有效。输出：Y1、Y2、Y3,可构成三位二进制数。设计编码器的过程与设计一般的组合逻辑电路相同，首先列出状态表，然后写出逻辑表达式并进行化简，最后画出逻辑图。98状态表9910000000111I7I6I5I4I3I1I2&&&1111111Y2Y1Y08/3线编码器逻辑图100可将十个信号状态〔对应于十进制的十个代码〕编制成BCD码。二－十进制编码器10个4位编码器高低电平信号二进制代码需要几位输出？101输出：Y3

Y0。输入：I0

I9。任何时候仅有一个输 入信号有效，即为：“0”。一、8421编码102码编码表8421注意：标“－”号表示低电平有效！103二、优先编码器可按优先级别将n个状态编制成相应的编码。输出：Y3

Y0，构成四位二进制反码。输入：I0

I9。任何时候可有多个输 入信号有效，即为：“0”。例：二－十进制优先编码器74LS147104输入输出I9I8I7I6I5I4I3I2I1Y3Y2Y1Y011111111111110××××××××011010×××××××0111110××××××10001110×××××100111110××××1010111110×××10111111110××110011111110×11011111111101110功能表74LS147105二－十进制优先编码器74LS147的逻辑图10674LS147集成优先编码器(10/4线)引脚图输入低电平有效输出二进制反码1615141312111091234567874LS4147GND

1287654YYIIIII091233CC

NYIIIIYU

107译码是编码的逆过程，即将某个二进制翻译成电路的某种状态。§20.19译码器和数字显示译码器可分为：二进制译码器、二－十进制显示译码器。108可将n种输入的组合译成2n种电路状态。也叫n/2n线译码器。二进制译码器n位2n个译码器二进制代码高低电平信号109使能控制输入输出（低电平有效）S1S2S3A2A1A0Y0Y1Y2Y3Y4Y5Y6Y70×××1××××11111111××1100000011111111000011011111110001011011111100011111011111001001111011110010111111011100110111111011001111111111074LS138译码器功能表〔3/8线译码器〕110译码器→最小项译码器逻辑符号111译码器逻辑图100BCBA111&&&&&&&&Y0Y1Y2Y3Y4Y5Y6Y701101111111AABCC112例：电路如图，试求Z1的表达式。113总结

n/2n线译码器的输出包含了n变量所有的最小项。加上或门或与非