数字电子技术（山东科技大学）知到智慧树章节测试课后答案2024年秋山东科技大学

数字电子技术（山东科技大学）知到智慧树章节测试课后答案2024年秋山东科技大学第一章单元测试

一位十六进制数可以用（

）位二进制数来表示。

A:1B:2C:3D:4

答案:4

十进制数43可转换为（

）8421BCD码。

A:

01000011B:

1000011C:

010011D:

10011

答案:

01000011二进制数+1011的反码为（

）。

A:

01011B:

10100C:

00100D:

11011

答案:

01011

有符号二进制数-89的补码为（

）。

A:

10100111B:

11011001C:

00100111D:

01011001

答案:

10100111

与模拟电路相比，数字电路主要的优点有（

）。

A:

通用性强B:

抗干扰能力强C:

容易设计D:

保密性好

答案:

通用性强；

抗干扰能力强；

保密性好

与八进制数(47.3)8等值的数为（

）。

A:(27.6)16B:

(27.3)16C:(100111.011)2D:

(100111.11)2

答案:(27.6)16；(100111.011)2

以下代码中为恒权码的为（

）。

A:

8421BCD码B:

5421BCD码C:

余三码D:

格雷码

答案:

8421BCD码；

5421BCD码

与十进制数（53.5）10等值的数或代码为（

）。

A:

(110101.1)2B:

(01010011.0101)8421BCDC:

(65.4)8D:

(35.8)16

答案:

(110101.1)2；

(01010011.0101)8421BCD；

(65.4)8；

(35.8)16在一个8位的存储单元中，能够存储的最大无符号整数是（

）。

A:（FF）16B:（256）10C:（127）10D:（255）10

答案:（FF）16；（255）10

矩形脉冲信号的参数有（

）。

A:

周期B:

占空比C:

脉宽D:

扫描期

答案:

周期；

占空比；

脉宽

常用的BCD码有（

）。

A:

余三码B:

8421码C:

奇偶校验码D:

格雷码

答案:

余三码；

8421码

以下几种编码中，可靠性编码是（

）。

A:

5421码B:

奇偶校验码C:

格雷码D:

8421码

答案:

奇偶校验码；

格雷码

第二章单元测试

利用约束项化简逻辑函数时，约束项应看成(

)。

A:

无所谓B:1C:2D:

能使圈组大的看成1，其它看成0

答案:

能使圈组大的看成1，其它看成0

下面的卡诺图化简，应画（

）个包围圈。

A:

4B:

3C:

5D:

2

答案:

4

已知两输入逻辑变量AB和输出结果Y的真值表如下表，则AB的逻辑关系为（

）。

ABY000011101110

A:

与非B:

或非C:

同或D:

异或

答案:

异或

利用卡诺图化简逻辑函数时,8个相邻的最小项可消去（

）个变量。

A:

2B:

1C:

3D:

4

答案:

3

在函数L（A，B，C，D）=AB+CD的真值表中，L=1的状态有（

）。

A:

6B:

7C:

2D:

4

答案:

7在同一逻辑函数式中，下标号相同的最小项和最大项是（

）关系。

A:

相等B:

相加等于0C:

没有关系D:

互补

答案:

互补F=ABCD'+ABD+BCD'+ABC+BD+BC'

化简为最简与或式（

）。

A:

A'+B'+C'+DB:

ACDC:ACD+BCD

D:

B

答案:

B

逻辑变量的取值１和０可以表示（

）。

A:

开关的闭合、断开B:

电位的高、低C:

真与假D:

电流的有、无

答案:

开关的闭合、断开；

电位的高、低；

真与假；

电流的有、无

逻辑函数的表示方法中具有唯一性的是（

）。

A:

逻辑图B:

真值表C:

卡诺图D:

表达式

答案:

真值表；

卡诺图

F=AB'+BD+CDE+A'D=

A:

(A+D)(B'+D)B:(A+B')D

C:

AB'+DD:

(A+D)(B+D')

答案:

(A+D)(B'+D)；

AB'+D

求一个逻辑函数F的对偶式，可将F中的(

)。

A:变量不变

B:常数中“0”换成“1”，“1”换成“0”

C:

原变量换成反变量，反变量换成原变量D:“·”换成“+”，“+”换成“·”

答案:变量不变

；常数中“0”换成“1”，“1”换成“0”

；“·”换成“+”，“+”换成“·”

在何种输入情况下（

），“或非”运算的结果是逻辑0。

A:任一输入为0，其他输入为1

B:全部输入是1

C:任一输入为1

D:全部输入是0

答案:任一输入为0，其他输入为1

；全部输入是1

；任一输入为1

8421BCD码是二--十进制码。

A:对B:错

答案:对

与逻辑是至少一个条件具备事件就发生的逻辑。

A:错B:对

答案:错

L等于A和B的异或，其表达式是L=A+B

A:错B:对

答案:错

“同或”逻辑功能是两个输入变量A、B相同时，输出为1；A、B不同时，输出为0。

A:对B:错

答案:对

已知逻辑函数A+B=A+C，AB=AC，则B=C

A:错B:对

答案:对

对逻辑函数Y=A+B+C+B利用代入规则，令A=BC代入，得Y=BC+B+C+B=C+B成立。

A:对B:错

答案:错

第三章单元测试

逻辑表达式Y=AB可以用（

）直接实现。

A:与门B:或门C:非门

答案:与门OC门在使用时须在(

)之间接一电阻。

A:输出与地B:输出与电源C:输出与输入

答案:输出与电源能实现总线连接方式的门为（

）。

A:TTL或非门B:TTL三态门C:TTL与非门D:OC门

答案:TTL三态门CMOS逻辑电路是以(

)为基础的集成电路。

A:三极管B:NMOS管和PMOS管C:PMOS管D:NMOS管

答案:NMOS管和PMOS管TTL电路是(

)的集成电路。

A:以二极管为基础B:以晶闸管为基础C:以场效应管为基础D:以晶体三极管为基础

答案:以晶体三极管为基础

对于TTL与非门，其闲置输入端的处理，可以（

）。

A:与有用输入端并联B:通过电阻3kΩ接电源C:接电源D:接地

答案:与有用输入端并联；通过电阻3kΩ接电源；接电源以下电路中可以实现“线与”功能的有（

）。

A:漏极开路门B:三态输出门C:与非门D:集电极开路门

答案:漏极开路门；集电极开路门三极管作为开关使用时，要提高开关速度，可（

）。

A:增加饱和深度B:采用抗饱和三极管C:降低饱和深度D:采用有源泄放回路

答案:采用抗饱和三极管；降低饱和深度；采用有源泄放回路CMOS数字集成电路与TTL数字集成电路相比突出的优点是（）。

A:微功耗B:高抗干扰能力C:电源范围宽D:高速度

答案:微功耗；高抗干扰能力；电源范围宽基本型的TTL门电路输出端不允许相互并联，否则将损坏器件。

A:错B:对

答案:对或非门的多余输入端不能接高电平。

A:对B:错

答案:对一般TTL门电路的输出端可以直接相连，实现线与。

A:错B:对

答案:错CMOS"OD门"的输出端可连接在一起实现“线与”。

A:错B:对

答案:对对于TTL与非门，只要有一个输入为低电平，输出即为高电平，所以对与非门多余输入端的处理不能接低电平。

A:对B:错

答案:对普通的逻辑门电路的输出端不可以并联在一起，否则可能会损坏器件。

A:对B:错

答案:对CMOS电路比TTL电路功耗大。

A:对B:错

答案:错TTL与非门输入端接+5V时，逻辑上属于输入“1”。

A:错B:对

答案:对CMOS门电路可以把输出端并联使用以实现“线与”逻辑。

A:错B:对

答案:错CMOS或非门与TTL或非门的逻辑功能完全相同。

A:错B:对

答案:对

第四章单元测试

一个译码器若有100个译码输出端，则译码输入端有（

）个。

A:5

B:7C:8D:6

答案:7当编码器

74HC148

的输入端

I1’

、

I5’

、

I6’

、

I7’

为低电平，其余输入端为高电平时，则输出的编码信号为（

）。

A:000B:111C:001D:110

答案:000在下列选项中，不是组合电路的有（

）。

A:编码器B:数值比较器C:计数器D:译码器

答案:计数器一个八选一的数据选择器，（

）数据输入端。

A:有8个B:有1个C:有2个D:有3个

答案:有8个消除组合逻辑电路“竞争-冒险”的方法有（

）。

A:引入选通脉冲B:在输出端接入滤波电容C:修改逻辑设计D:后级加缓冲电路

答案:引入选通脉冲；在输出端接入滤波电容；修改逻辑设计共阴接法发光二极管数码显示器需选用有效输出为高电平的七段显示译码器来驱动。

A:对B:错

答案:对优先编码器的编码信号是相互排斥的，不允许多个编码信号同时有效。

A:错B:对

答案:错用4选1数据选择器不能实现3变量的逻辑函数。

A:错B:对

答案:错选出与下面所示逻辑电路图对应的逻辑关系式为（

）。

A:Y=AC+BDB:Y=A+B+CC:Y=ABCD:

答案:Y=AC+BD双四选一数据选择器构成的组合逻辑电路，输入变量为A、B、C，输出逻辑函数为F1

、F2，其功能为（

）。

A:F1

=∑m(1,2,4,7)，F2=∑m（1,3,6,7），全减器B:F1

=∑m(1,2,4,7)，F2=∑m(4,5,6,7)，

全加器C:F1

=∑m(1,2,3,7)，F2=∑m（3,5,6,7），全减器D:F1

=∑m(1,2,4,7)，F2=∑m(3,5,6,7)，

全加器

答案:F1

=∑m(1,2,4,7)，F2=∑m(3,5,6,7)，

全加器已知有一个3输入端的门电路，若输入信号A、B、C的波形如图

(a)所示，输出信号Y的波形如图(b)所示，则该门电路执行的是（

）逻辑操作。

A:或非B:或C:与非D:与

答案:与非在图中，选出与下列逻辑式顺序对应的逻辑图是（

）。

Y1=(A+B)C

Y2=AB+BC

Y3=(A+B)(A+C)

Y4=A+BC

Y5=A(B+C)+BC

A:(b),(c),(a),(e),(d)B:(c),(b),(d),(a),(e)C:(a),(e),(d),(c),(b)D:(c),(b),(a),(e),(d)

答案:(c),(b),(a),(e),(d)指出下图用“与非门”组成电路的逻辑关系是（

）。

A:“或非”关系B:“同或”关系C:“异或”关系D:“与非”关系

答案:“异或”关系A、B为逻辑门的2个端入端，Y为输出。A、B和Y的波形如下图所示，则该门实现的是（

）。

A:“或”逻辑功能B:“或非”逻辑功能C:“与”逻辑功能D:“与非”逻辑功能

答案:“与”逻辑功能选出与下图对应的逻辑式（

）。

A:B:C:D:

答案:设计一个裁判表决电路。裁判组由三人组成，分别为：主裁判A，副裁判B和副裁判C。判定比赛的规则如下：只有当两个或两个以上裁判支持，并且其中有一个是主裁判时，比赛结果的裁决才有效。令A、B、C为1表示支持，为0表示反对。裁决结果Y为1表示有效，Y为0表示无效。下列表达式中能实现改电路功能的是（

）。

A:Y=A+BCB:Y=A+B+cC:Y=ABCD:Y=AB+AC

答案:Y=AB+AC

组合逻辑电路中的竞争-冒险是由于（

）引起的。

A:最大项B:触发器的延时

C:门电路的传输延迟D:最小项

答案:门电路的传输延迟能实现两个1位二进数和来自低位的进位相加的电路叫全加器。

A:错B:对

答案:对串行进位加法器的缺点是运算速度慢，优点是电路结构简单。超前进位加法器的优点是运算速度快，缺点是电路结构复杂。

A:对B:错

答案:对组合逻辑电路由逻辑门和触发器构成。

A:错B:对

答案:错

第五章单元测试

触发器是一种（

）。

A:无稳态电路B:三稳态电路C:双稳态电路D:单稳态电路

答案:双稳态电路当与非门构成的基本SR锁存器处于置0状态时，其输入信号S、R取值应为（     ）。

A:01B:00C:10D:11

答案:01使触发器的状态变化分两步完成的触发方式是（

）。

A:维持阻塞触发方式B:电平触发方式C:脉冲触发方式D:边沿触发方式

答案:脉冲触发方式下列哪一种触发器容易产生“直通”问题？（

）

A:同步SR触发器B:主从JK触发器C:边沿D触发器D:主从SR触发器

答案:同步SR触发器JK触发器处于翻转状态时，输入信号的条件是（

）。

A:J=1，K=1B:J=1，K=0

C:J=0，K=0D:J=0，K=1

答案:J=1，K=1对于D触发器，若CP脉冲到来前所加的激励信号D＝１，可以使触发器的状态（

 ）。

A:置1

B:翻转C:置0D:不变

答案:置1

对于T触发器，当T=(       )时，触发器处于保持状态。

A:0、1均可B:1C:0D:其余选项都不正确

答案:0某存储器具有8根地址线和8根双向数据线，则该存储器的容量为（

）。

A:8K×8

B:256×256C:256×8

D:8×3

答案:256×8

寻址容量为16K×8的RAM需要（

）根地址线。

A:16B:14C:8D:4

答案:14能够存储二值信息的器件有（

）。

A:随机存储器B:只读存储器C:寄存器D:触发器

答案:随机存储器；只读存储器；寄存器；触发器JK触发器（

）。

A:具有“置1”功能B:具有“翻转”功能C:具有“保持”功能D:具有“置0”功能

答案:具有“置1”功能；具有“翻转”功能；具有“保持”功能；具有“置0”功能下列触发器中，没有约束条件的是（

）。

A:SR触发器B:D触发器C:JK触发器D:T触发器

答案:D触发器；JK触发器；T触发器JK触发器初始状态Q=1，欲使JK触发器次态按Q*=1工作，可使JK触发器的输入端（

）。

A:J=K=0

B:J=0，K=1C:J=K=1

D:J=1，K=0

答案:J=K=0

；J=1，K=0

触发器的输出包含两个暂稳态。

A:对B:错

答案:错主从JK触发器、边沿JK触发器和同步JK触发器的逻辑功能完全相同。（

）

A:错B:对

答案:对

第六章单元测试

一般情况下，时序逻辑电路在结构上包含（

）。

A:组合逻辑电路和存储电路

B:组合逻辑电路C:触发器D:存储电路

答案:组合逻辑电路和存储电路

Mealy型时序逻辑电路的输出是（

）。

A:与输入和电路当前状态均无关B:只与电路当前状态有关

C:与输入和电路当前状态均有关

D:只与输入有关

答案:与输入和电路当前状态均有关

一个4位串行数据输入的移位寄存器，时钟脉冲频率为1kHz，完成转换4位并行数据输出的时间为（

）。

A:4ms

B:8ms

C:8µs

D:4µs

答案:4ms

要构成七进制计数器，（

）。

A:至少需要2个触发器B:至少需要5个触发器C:至少需要3个触发器D:至少需要7个触发器

答案:至少需要3个触发器N个触发器可以构成最大计数长度（进制数）为（

）的计数器。

A:N-1B:2NC:ND:N+1

答案:2N一个5位的二进制加计数器，由00000状态开始，经过75个时钟脉冲后，此计数器的状态为（

）。

A:01011B:01100C:01010D:00111

答案:01011n位扭环形计数器中，无效状态的个数为（

）。

A:2n-1B:2n-2nC:

2nD:2n-n

答案:2n-2n把一个五进制计数器与一个四进制计数器串联可得到（

）进制计数器。

A:20B:9C:4

D:5

答案:204位移位寄存器，现态Q0Q1Q2Q3为1100，经左移1位后其次态为（

）。

A:0011或1111B:1000或1001

C:0011或1011D:1011或1110

答案:1000或1001

欲设计0，1，2，3，4，5，6，7这几个数的计数器，如果设计合理，采用同步二进制计数器，最少应使用（

）级触发器。

A:2B:5C:4D:3

答案:3五个D触发器构成环形计数器，其计数长度为（

）。

A:10B:5C:32D:25

答案:5移位寄存器的逻辑功能包括（

）。

A:寄存数码

B:移位

C:计数D:数据转换

答案:寄存数码

；移位

；计数；数据转换下面几项属于时序逻辑电路的是（

）。

A:数码寄存器

B:计数器C:序列脉冲发生器D:移位寄存器

答案:数码寄存器

；计数器；序列脉冲发生器；移位寄存器由两片74LS161芯片构成29进制加法计数器，两片计数器芯片的连接方式有（

）。

A:同步预置数B:反馈C:并行进位D:串行进位

答案:并行进位；串行进位

同步二进制计数器的电路比异步二进制计数器复杂，所以实际应用中较少使用同步二进制计数器。

A:错B:对

答案:错环形计数器如果不作自启动修改，则总有孤立状态存在。

A:对B:错

答案:对环形计数器在每个时钟脉冲CP作用时，仅有一位触发器发生状态更新。

A:对B:错

答案:错

第七章单元测试

只有暂稳态的电路是（

）。

A:施密特触发器B:定时器C:单稳态电路D:多谐振荡器

答案:多谐振荡器单稳态触发器有（

）。

A:定时、延时和整形功能B:定时和延时功能C:整形功能D:计数功能

答案:定时、延时和整形功能一个由555定时器构成的单稳态触发器的正脉冲宽度为（

）。

A:1.4RCB:1.1RCC:RCD:0.7RC

答案:1.1RC石英晶体多谐振荡器的最突的出优点是（

）。

A:电路简单B:振荡频率稳定C:速度高D:输出波形边沿陡峭

答案:振荡频率稳定用555定时器组成施密特触发器，当输入控制端CO外接10V电压时，回差电压为（

）。

A:10VB:3.33VC:6.66VD:5V

答案:5V以下各电路中，可以产生脉冲用于定时的是（

）。

A:单稳态触发器B:施密特触发器

C:石英晶体多谐振荡器D:多谐振荡器

答案:单稳态触发器555定时器的2脚、6脚接在一起构成（

）。

A:施密特触发器B:基本RC触发器

C:多谐振荡器D:单稳态触发器

答案:施密特触发器555定时器的TH端、TR端的电平分别小于2VDD/3和VDD/3时定时器的输出状态是（

）。

A:1B:0C:不确定D:原状态

答案:1单稳态触发器的暂稳态维持时间用tW表示，与电路中RC成正比。

A:错B:对

答案:对施密特触发器可用于将三角波变换成正弦波。

A:错B:对

答案:错施密特触发器的正向阈值电压VT+一定大于负向阈值电压VT-。

A:错B:对

答案:对单稳态触发器的暂稳态时间与输入触发脉冲宽度成正比。

A:对B:错

答案:错多谐振荡器的输出信号的周期与阻容元件的参数成正比。

A:对B:错

答案:对脉冲整形电路有（

）。

A:多谐振荡器B:施密特触发器C:555定时器D:单稳态触发器

答案:施密特触发器；单稳态触发器

第八章单元测试

D/A转换器产生转换误差的原因有（

）。

A:电阻网络中电阻阻值的偏差B:运算放大器的零点漂移C:模拟开关导通内阻和导通压降的差异D:参考电压的波动

答案:电阻网络中电阻阻值的偏差；运算放大器的零点漂移；模拟开关导通内阻和导通压降的差异；参考电压的波动一个无符号10位数字输入的DAC，其输出电平的级数为（

）。

A:2的10次方B:10C:4D:1024

答案:2的10次方；1024在相同的基准电压下，D/A转换器的位数越多，能够分辨的最小输出电压变化量就越小。

A:对B:错

答案:对权电阻网络D/A转换器的电路简单且便于集成工艺制造，因此被广泛使用。

A:对B:错

答案:错D/A转换器的最大输出电压的绝对值可达到基准电压VREF。

A:错B:对

答案:错D/A转换器的位数越多，转换精度越高。

A:错B:对

答案:对为使采样输出信号不失真地代表输入模拟信号，采样频率fs和输入模拟信号的最高频率fim的关系是fs（

）fim。

A:≤B:≥2C:≥D:≤2

答案:≥2在位数不同的D/A转换器中，分辨率最高的是（

）。

A:10位B:4位C:8位D:12位

答案:12位A/D转换的一般步骤包括（

）、（

）、（

）和（

）。

A:采样，保持，量化，编码

B:采样，保持，量化，译码C:采样，量化，保持，编码D:采样，数字化，保持，编码

答案:采样，保持，量化，编码

8位D/A转换器当输入数字量只有最高位为高电平时输出电压为5V，若只有最低位为高电平，则输出电压为（

）。若输入为10001000，则输出电压为（

）。

A:40mV，

5.32VB:20mV，

5.32VC:80mV，

2.66VD:40mV，

2.66V

答案:40mV，

5.32V将幅值上、时间上离散的阶梯电平统一归并到最邻近的指定电平的过程称为（

）。

A:量化B:保持C:编码D:采样

答案:量化10位倒T型电阻网络DAC的电阻网络中，电阻取值有（

）种。

A:4B:2C:1D:10

答案:28位逐次逼近型A/D转换器，如所加时钟频率为200kHZ，则完成1次转换需要的时间为（

）。

A:60µsB:80µsC:70µsD:50µs

答案:50µs下列A/D转换器速度最慢的是（

）。

A:逐次逼近型A/D转换器B:并行比较型A/D转换器C:双积分型A/D转换器

答案:双积分型A/D转换器

第九章单元测试

可编程逻辑器件PLD的基本结构形式是？

A:或--或式B:与--或式C:或--与式D:与--与式

答案:与--或式可以多次编程的器件是？

A:GALB:PLAC:PALD:PROM

答案:GALVHDL语言程序结构中必不可少的部分是?

A:库B:配置C:实体和结构体D:程序包

答案:实体和结构体下面哪种VHDL库使用时不需声明？

A:ASIC库B:WORK库C:IEEE库D:STD库

答案:WORK库VHDL语言端口模式中不允许内部引用该端口信号的是？

A:OUTB:INC:BUFFERD:INOUT

答案:OUT能反馈输出信号至内部的端口模式是?

A:INOUTB:OUTC:BUFFERD:IN

答案:BUFFERQ0为输出信号，但内部设计会用到其反馈信号，其正确的端口说明是?

A:Q0:INBITB:Q0:OUTBITC:Q0:INOUTBITD:Q0:BUFFERBIT

答案:Q0:BUFFERBITSTD_LOGIC_1164程序包的正确声明方法是?

A:USEIEEE.STD_LOGIC_1164.ALLB:USESTD_LOGIC_1164C:USED:USEIEEE.STD_LOGIC_1164

答案:USEIEEE.STD_LOGIC_1164.ALLTYPEweekIS（sun，mon，tue，wed，thr，fri，sat）；week的数据类型是?

A:字符B:枚举C:BITD:STD_LOGIC

答案:枚举VHDL语言优先级最高的运算符是?

A:XORB:ANDC:ORD:NOT

答案:NOT变量不能使用的程序结构部分是？

A:过程B:函数C:结构体D:进程

答案:结构体能在进程之间传递信息的数据对象是？

A:变量B:信号C:文件D:常量

答案:信号signala:bit;signalb:bit_vector(1downto0);下面正确的表达式是？

A:a<=b(0)B:a<=b

C:b<=aD:a:=b(0)

答案:a<=b(0)a的初值为0；执行语句a<=a+1;a<=a+1;a<=a+1;后，a的值为？

A:2B:0C:3D:1

答案:1布尔表达式Y=AB+C的正确表达式是？

A:Y<=AANDB+CB:Y<=AANDBORCC:Y<=AAND(BORC)D:Y<=AC+C

答案:Y<=AANDBORC有优先级关系的语句是？

A:元件例化语句B:条件赋值语句C:选择赋值语句D:简单赋值语句

答案:条件赋值语句在下面程序结构______中执行的语句是并行语句？

A:函数B:结构体C:进程

D:过程

答案:结构体以下

语句不是顺序局。

A:loopB:componentC:ifD:case

答案:component常量的正确表达格式是？

A:CONSTANTVcc:REAL:=5.0B:CONSTANTVccREAL=5.0C:CONSTANTVcc:REAL=5.0D:CONSTANTVcc:=5.0

答案:CONSTANTVcc:REAL:=5.0signala,b:bit;signaly:bit_vector(1downto0);下面正确的表达式是？

A:y<=bB:y<=b