EDA应用技术 第2版 课件 项目1 EDA技术概述及设计工具软件使用

项目一2位二进制数乘法器设计制作方案以2位二进制数乘法器设计为载体，介绍基于FPGA(Field-ProgrammableGateArray)的EDA（ElectronicDesignAutomation）技术。通过在QuartusII集成开发环境，基于原理图输入的2位二进制数乘法器设计，认识EDA开发流程，熟悉开发工具QuartusPrime20.1和仿真工具ModelSim-Altera2020.1。教学目标项目一2位二进制数乘法器设计制作方案技能目标知识目标素质目标(1)会安装EDA开发工具软件。(2)能使用QuartusPrime20.1软件，应用原理图输入法设计简单的组合逻辑电路。(3)能使用ModelSim-Altera2020.1软件对设计电路进行仿真。(4)能将设计好的硬件程序通过编程器载入开发板目标芯片。(5)能使用QuartusPrime20.1软件对设计电路进行管脚分配。(6)能用开关与数码管设计数字电子系统的输入与输出。(1)知道EDA技术概况。(2)知道FPGA的工作原理与基本结构。(3)掌握基于FPGA的EDA开发流程。(4)熟悉QuartusPrime20.1开发工具界面。(5)熟悉ModelSim-Altera2020.1仿真工具界面。(1)训练正确使用工具、仪器、电子元器件。(2)训练安全用电操作，电子元器件安全调试。(3)训练规范的严谨细致的电子设计规范。任务描述设计2位二进制数乘法器：在QuartusPrime20.1软件平台上，用原理图输入法设计2位二进制数乘加器；用ModelSim-Altera2020.1仿真软件仿真检查设计结果；硬件验证采用FPGA最小系统板；输入输出可利用的资源有按钮开关、LED灯、数码管、连接线等即插件。项目一2位二进制数乘法器设计制作方案设计方案1.2位二进制乘法器组成两位二进制数相乘，最多可得四位二进制数，其乘法运算，如图1.1所示。图1.1两位二进制数相乘过程项目一2位二进制数乘法器设计制作方案从两位二进制数相乘过程可知：系统可分解为两个半加器和4个与门联结而成，如图1.2所示。图1.22位二进制数乘法器原理图项目一2位二进制数乘法器设计制作方案1位二进制数半加器输入端口有加数Bn与被加数An,输出端口有和Sn与进位Cn,其模型如图1.3所示。图1.3半加器模型项目一2位二进制数乘法器设计制作方案图1.4半加器原理图根据半加器定义及真值表可得逻辑表达式；根据逻辑表达式，画出1位半加器原理图，如图1.4所示。项目一2位二进制数乘法器设计制作方案图1.5两位二进制数输入参考电路2.输入电路设计用二个按键开关代表2位二进制数输入，当按键按下时输入高电平，与之相连的发光二极管“亮”，表示输入二进制数“1”；当按键未按下时，输入低电平，与之相连的发光二极管“灭”，表示输入二进制数“0”。输入参考电路如图1.5所示。项目一2位二进制数乘法器设计制作方案图1.6四位二进制数输出参考电路3.用发光二极管表示输出用发光二极管的“亮”与“灭”表示输出的二进制数“1”与“0”。当输出为高电平时，与之相连接的发光二极管“亮”，表示数出二进制数“1”；当输出为低电平时，与之相连接的发光二极管“灭”，表示数出二进制数“0”。输出参考电路，如图1.6所示。项目一2位二进制数乘法器设计制作方案图1.7七段数码管的形态与输出电路连接原理图4.用数码管表示输出值为了直观地显示2位二进制数乘法器积的输出数值，可用七段数码管，表示输出积的值。七段数码管的形态与输出电路的连接原理图，如图1.7所示。项目一2位二进制数乘法器设计制作方案七段数码管需要7位二进制数表示，而2位二进制数乘法器输出为4位二进制数,因而，需要增加译码器。译码器可以选择BCD七段译码器，其真值表如表1.3所示。项目一2位二进制数乘法器设计制作方案增加译码器后2位二进制数乘法器原理图，如图1.8所示。图1.8具有译码器的2位二进制数乘法器原理图项目一2位二进制数乘法器设计制作方案5.输入输出值均用数码管表示图1.9两位二进制数乘法器原理图如果输入的二进制数乘数与被乘数以及输出的积均用数码管显示数值，参考原理图如图1.9所示。项目一2位二进制数乘法器设计制作方案设计流程项目一2位二进制数乘法器设计制作方案项目一EDA技术概述及设计工具软件使用基于FPGA(Field-ProgrammableGateArray)采用EDA（ElectronicDesignAutomation）技术设计电子系统是用硬件描述语言设计逻辑控制电路，是现代电子工程领域的一门新技术，是电子设计技术与制造技术的核心，给电子产品的设计开发带来革命性变化。随着信息产业和微电子技术、可编程逻辑嵌入式系统设计技术的发展，FPGA应用范围遍及航空航天、医疗、通讯、网络通讯、安防、广播、汽车电子、工业、消费类市场、测量测试等多个热门领域。EDA技术概述1.

FPGA的工作原理FPGA的基本原理是通过擦写文件去配置查找表的内容，从而在相同的电路情况下实现不同的逻辑功能。查找表（Look-Up-Table，LUT），实际上是一个RAM。目前，FPGA中多数使用4输入的LUT，每一个LUT可以看成一个有4位地址线的16×1的RAM。当用户通过原理图或硬件描述语言描述了一个逻辑电路以后，FPGA开发软件会自动计算逻辑电路的所有可能结果，并把这些计算结果事先写入RAM中，这样，每输入一组逻辑值进行逻辑运算时，就等于输入一个地址进行查表，找到地址对应的内容后进行输出即可。项目一EDA技术概述及设计工具软件使用2.

FPGA的基本结构FPGA结构通常包括三种基本逻辑模块：可编程输入/输出模块（I/OB）、可编程逻辑模块（CLB）和可编程布线资源（PI）。较复杂的FPGA结构中还有其他一些功能模块如图1.11所示。图1.11FPGA的结构框图项目一EDA技术概述及设计工具软件使用3.基于FPGA的EDA开发流程基于FPGA的基本开发流程，主要包括设计输入（DesignEntry）、仿真（Simulation）、综合（Synthesize）、布局布线（PlaceandRoute）和下载编程等步骤，一般开发流程，如图1.14所示。图1.14基于FPGA的EDA开发流程项目一EDA技术概述及设计工具软件使用EDA技术的核心是利用计算机完成电子系统的设计，EDA软件是进行设计开发必不可少的工具。不同FPGA芯片生产厂商的开发工具不同，本书主要介绍开发Altera公司FPGA芯片的综合开发工具QuartusPrime20.1。QuartusPrime20.1综合开发工具完全支持VHDL、VerilogHDL的设计流程，其内部嵌有VHDL、VerilogHDL逻辑综合器，提供了与第三方仿真工具ModelSim-Altera2020.1的无缝连接。设计工具软件使用项目一EDA技术概述及设计工具软件使用1.QuartusII设计开发工具使用运行QuartusPrime20.1进入开发环境，用户界面，如图1.15所示。它由标题栏、菜单栏、工具栏、工程管理窗口、任务窗口、消息窗口、状态窗口和工作区等几部分组成。在QuartusPrime20.1集成开发环境，选择【View】菜单【UtilityWindows】命令，可添加或隐藏工程管理窗口、任务窗口等窗口。图1.15QuartusPrime用户界面项目一EDA技术概述及设计工具软件使用QuartusPrime20.1开发工具进行FPGA器件的开发应用，其过程主要有设计输入、设计处理、逻辑仿真和器件编程等阶段。在设计的任何阶段出现错误，都需要进行纠正错误，直至每个阶段都正确为止。（1）设计输入阶段QuartusPrime20.1开发工具的工作对象是工程，工程用来管理所有设计文件以及编辑设计文件过程中产生的中间文件。设计输入阶段主要包括工程的创建和设计文件的输入。项目一EDA技术概述及设计工具软件使用①建立工程选择【File】菜单【NewProjectWizard…】命令，出现新建工程向导【NewProjectWizard】对话框，新建工程向导5步骤中的第1页如图1.16所示。图1.16新建工程向导第1页项目一EDA技术概述及设计工具软件使用新建工程向导第2页，用来向工程添加或删除已有的设计文件，如图1.17所示。在新建工程向导第2页，单击“…”按键，可浏览文件选项，添加文件到该工程的文件。图1.17新建工程向导第2页项目一EDA技术概述及设计工具软件使用新建工程向导第3页，用来设置目标芯片的型号，如图1.18所示。可根据器件编程目标器件的FPGA芯片型号，选择器件的型号、封装方式、引脚数目、速度级别等。图1.18新建工程向导第3页项目一EDA技术概述及设计工具软件使用新建工程向导第4页，用来设置第三方EDA工具，如图1.19所示。该页面上可添加第三方EDA综合、仿真、定时等分析工具。QuartusPrime20.1中没有自带仿真工具，因而，在此可选择ModelSim-Altera仿真工具。图1.19新建工程向导第4页项目一EDA技术概述及设计工具软件使用在新建工程向导最后一页，如图1.20所示。给出了前面设置的内容摘要。图1.20新建工程向导第5页项目一EDA技术概述及设计工具软件使用②输入设计文件选择【File】菜单【New...】命令或单击工具栏上的【New】按键，出现【New】对话框，如图1.21所示。在【New】对话框的【DesignFile】中，选择不同的设计文件类型，单击【OK】按键，打开不同类型的文件编辑器。图1.21选择新建文件类型项目一EDA技术概述及设计工具软件使用在【New】对话框中，选择产生原理图文件的【BlockDiagram/SchematicFile】类型，打开图形编辑器，如图1.22所示。通过图形编辑器可以编辑图形，画出原理图。图1.22图形编辑器界面项目一EDA技术概述及设计工具软件使用在【New】对话框中，【VHDLFile】、【AHDLFile】、【VerilogHDLFile】分别为VHDL、AHDL、VerilogHDL等硬件描述的文本文件，其生成的设计文件扩展名分别为“.vhd”、“.tdf”、“.v”。可以在如图2.23所示的文本编辑窗口下，按照各自的语言规则直接输入设计文件，也可以用QuartusII提供的相应的文本文件编辑模板，快速准确地输入文本文件。项目一EDA技术概述及设计工具软件使用图1.23文本编辑窗口设计处理阶段包括设计错误检查、逻辑综合、器件配置以及产生编程下载文件。选择【Processing】菜单【StartCompilation】命令或直接单击工具栏【StartCompilation】编译快捷按键，开始执行编译操作，对设计文件进行全面的检查、逻辑综合、产生下载编程文件等。编译结束后，给出了编译后的信息，如图1.24所示。（2）设计处理阶段图1.24完成编译后的界面项目一EDA技术概述及设计工具软件使用当一个工程文件编译通过后，能否实现预期的逻辑功能，需要进行仿真检验。仿真一般分为功能仿真和加入延时后的时序仿真。功能仿真，验证所写代码是否能完成设计功能，是设计程序编译综合后的仿真。在QuartusPrime20.1集成环境，选择【Tools】菜单【RunSimulationTool】选项【RTLSimulation】命令，进行功能仿真。时序仿真，加入了门级电路的延迟，是布局布线后的仿真。在QuartusPrime20.1集成环境，选择【Tools】菜单【RunSimulationTool】选项【GateLevelSimulation】命令，进行时序仿真。

（3）逻辑仿真阶段项目一EDA技术概述及设计工具软件使用编程下载的目的是将设计所生成的文件通过计算机下载到目标器件，验证设计是否满足实际要求或能否在实际中应用。

①锁定引脚在进行器件编程前，需将输入输出电路的端口与相应的FPGA芯片管脚相连接并锁定引脚。锁定