电子科大工程硕士在职研究生复试培训课件(108数字电路)

11数字电路主要内容：1、数制与编码2、逻辑代数3、组合电路的分析与设计4、时序电路的分析与设计22对于一个具有p位整数，n位小数的r（r≥2）进制数D，有Dr

=dp-1...d1

d0.d-1

...d-n若r=2,则D2r进制数左移1位相当于？r制数数右移2位相当于？推广：D8=∑di×8i

D16=∑di×16i数制与码制r：基数例：(1011.01)2=()10(45)10=()233二进制

八进制，二进制

十六进制方法：位数替换法A3B.0D16

=()2=()8

常用按位计数制的转换F1C.A16

=()10

44非十进制数的加法和减法逢r进1（r是基数）两个二进制数的算术运算加法：进位1+1=10减法：借位10–1=111010+10111=?55有符号数的表示原码最高有效位表示符号位（0=正，1=负）零有两种表示（+0、–0）n位二进制表示范围：–(2n-1

–1)~+(2n-1

–1)补码n位二进制表示范围：–2n-1

~+(2n-1

–1)零只有一种表示反码66二进制的原码、反码、补码正数的原码、反码、补码表示相同负数的原码表示：符号位为1负数的反码表示：符号位不变，其余在原码基础上按位取反在|D|的原码基础上按位取反（包括符号位）负数的补码表示：反码+1MSB的权是－2n

1有符号数的表示(11010)补

=()107有符号数的表示符号数改变符号：改变符号意味着符号数发生变化，相当于在原来的符号数前面加一个负号（-）；符号数变化可以按三种表达方式（码制）变化：原码表达

改变最高位（符号位）；反码表达

改变每一位；（取反）补码表达

改变每一位，然后在最低位加1；（取补）注意：取补操作忽略最高位的进位（保持位数不变）。78有符号数的表示例：-2310=（

）7位原码=（

）8位补码例：已知X补=010100，Y补=101010，求(X/2)8位补码，(Y/2)8位补码，(-X)8位补码，(-Y)8位补码，(-2Y)8位补码899加法：按普通二进制加法相加减法：将减数求补，再相加溢出对于二进制补码，加数的符号相同，和的符号与加数的符号不同。二进制补码的加法和减法10已知8位二进制数A、B的补码表达为[A]补=10110100,[B]补=00100111；则[A-B]补=（）。A）11011011B）11001101C）01110011D）1000110110二进制补码的加法和减法[-A+B]补=（）对100个符号进行二进制编码，至少需要（）位二进制编码。A）6

B)7

C)8

D)911二进制编码n位二进制串可以表达最多2n种不同的对象；表达m种不同对象至少需要

多少位二进制数据串？编码与数制的区别。

在数制表达中，二进制串表达具体数量，可以比较大小，小数点前的MSB和小数点后的LSB的0通常可以去掉（有符号数除外）；在码制表达中，二进制串表达的是对象的名称，不能比较大小，MSB和LSB的0不能去掉。1112二进制编码BCD码——十进制数的二进制编码。常用的：1）有权码：8421，2421

对应关系？2）无权码：余3码例：

47.810=?8421BCD=?2421BCD=?余3码10001001.00118421BCD=?101213二进制编码奇偶校验码（可靠性编码）奇校验和偶校验的概念例：若采用奇校验，信息码为01111011的监督码元为（）。偶校验？131414数字电路主要内容：1、数制与编码2、逻辑代数3、组合电路的分析与设计4、时序电路的分析与设计1．三种基本运算：与、或、非。

运算的优先顺序

例：

，当A=0，B=0，C=0时，求F的值。2．复合逻辑运算（电路符号）

与非运算：

或非运算

与或非运算

异或运算（性质）

同或运算15逻辑代数中的运算已知有二输入逻辑门，输入A、B与输出F,若满足A=1,B=1时,F=0，则A,B与F之间的逻辑关系可能是()。A）异或B）同或C）与非D）或非16逻辑代数中的定理1．基本公式证明方法：

完全归纳法（穷举）

递归法

2．异或、同或逻辑的公式偶数个变量的“异或”和“同或”互补。奇数个变量的“异或”和“同或”相等。多个常量异或时，起作用的是“1”的个数，有奇数个“1”，结果为“1”。多个常量同或时，起作用的是“0”的个数，有偶数个“0”，结果为“1”。161000个“1”和999个“0”异或后再与999个“0”同或，结果是

。1717几点注意不存在变量的指数A·A·A

A3允许提取公因子AB+AC=A(B+C)没有定义除法

ifAB=BC

A=C??没有定义减法

ifA+B=A+CB=C??A=1,B=0,C=0AB=AC=0,A

CA=1,B=0,C=1错！错！18逻辑代数中的基本规则18代入定理：在含有变量X的逻辑等式中，如果将式中所有出现X的地方都用另一个函数F来代替，则等式仍然成立。X·Y+X·Y’=X(A’+B)·(A·(B’+C))+(A’+B)·(A·(B’+C))’=(A’+B)1919反演规则：与或，01，变量取反遵循原来的运算优先次序不属于单个变量上的反号应保留不变对偶规则与或；01变换时不能破坏原来的运算顺序（优先级）对偶原理若两逻辑式相等，则它们的对偶式也相等逻辑代数中的基本规则20逻辑代数中的基本规则20例：写出下面函数的对偶函数和反函数F=(A’·(B+C’)+(C+D)’)’+AD正逻辑约定和负逻辑约定互为对偶关系一个电路，在正逻辑下的逻辑函数为AB+C’D’，则在负逻辑下，其对应的逻辑函数为()。21逻辑函数的表示方法一个逻辑函数可以有5种不同的表示方法：真值表、逻辑表达式、逻辑图、波形图和卡诺图。要求：能够进行相互转换。

比如：写出某逻辑函数的真值表；

画出某函数的逻辑电路图；

已知某电路的波形图，写出该电路的真值表；212222逻辑函数的标准表示法最小项

——n变量最小项是具有n个因子的标准乘积项n变量函数具有2n个最小项全体最小项之和为1任意两个最小项的乘积为0A’·B’·C’A’·B’·CA’·B·C’A’·B·CA·B’·C’A·B’·CA·B·C’A·B·C000001010011100101110111ABC乘积项2323逻辑函数的标准表示法最大项

——n变量最大项是具有n个因子的标准和项n变量函数具有2n个最大项全体最大项之积为0任意两个最大项的和为1A+B+CA+B+C’A+B’+CA+B’+C’A’+B+CA’+B+C’A’+B’+CA’+B’+C’000001010011100101110111ABC求和项2424A’·B’·C’A’·B’·CA’·B·C’A’·B·CA·B’·C’A·B’·CA·B·C’A·B·C最小项m0m1m2m3m4m5m6m700000011010201131004101511061117ABC编号A+B+CA+B+C’A+B’+CA+B’+C’A’+B+CA’+B+C’A’+B’+CA’+B’+C’M0M1M2M3M4M5M6M7最大项

例：四个变量可以构成()个最小项，它们之和是()。最小项m5和m10相与的结果为（）。

例：n个变量构成的所有最小项之和等于（）；n个变量所构成的所有最大项之积等于（）。2525最大项与最小项之间的关系11101001G00000010010001111000101111011110ABCF(A’·B·C)’=A+B’+C’Mi=mi’mi=Mi’标号互补2626最大项与最小项之间的关系①、

Mi=mi’；mi=Mi’；③、一个n变量函数，既可用最小项之和表示，也可用最大项之积表示。两者下标互补。②、某逻辑函数F，若用P项最小项之和表示，则其反函数F’可用P项最大项之积表示，两者标号完全一致。27已知逻辑函数F=A+B’C，则与该函数对应的最小项列表表达式为F(A,B,C)=

()，最大项列表表达式为F(A,B,C)=

()例：写出下列函数的反函数和对偶函数：最大项与最小项之间的关系28逻辑函数的化简什么是最简

项数最少每项中的变量数最少卡诺图化简公式法化简29公式法化简并项法：利用A·B+A·B’=A·(B+B’)=A吸收法：利用A+A·B=A·(1+B)=A消项法：利用A·B+A’·C+B·C=A·B+A’·C消因子法：利用A+A’·B=A+B配项法：利用A+A=AA+A’=130卡诺图化简步骤：填写卡诺图圈组：找出可以合并的最小项保证每个圈的范围尽可能大、圈数尽可能少方格可重复使用，但不要重叠圈组读图：写出化简后的各乘积项消掉既能为0也能为1的变量保留始终为0或始终为1的变量积之和形式：

0

反变量

1

原变量思考：和之积形式？？31最小积之和：圈1最小和之积：圈0；F取非后圈1再取非。例：求F1的最简与或表达式例：求F的积之和的最简式及和之积的最简式。

卡诺图化简3232某一逻辑函数真值表确定后，下面描述该函数逻辑功能的方法中，具有唯一性的是（）。该逻辑函数的最简与或式该逻辑函数的积之和标准型该逻辑函数的最简或与式该逻辑函数的和之积式卡诺图化简对于一个逻辑函数，下列哪个说法是正确的（)。

a)

最简表达式可能是和之积也可能是积之和形式

b)最简表达式就是最简积之和表达式

c)最简表达式就是最简和之积表达式d)最简积之和与最简和之积一样简单33非完全描述逻辑函数及其化简无关项

约束项：不可能出现的取值组合所对应的最小项；

任意项：出现以后函数的值可任意规定的取值组合所对应的最小项；

无关项：约束项和任意项的统称。非完全描述逻辑函数

具有无关项的逻辑函数3334

非完全表述逻辑函数的化简

无关项既可以作为“0”处理，也可以当作“1”处理

注意：卡诺图画圈时圈中不能全是无关项；不必为圈无关项而画圈。例：F=A’D+B’C’D’+AB’C’D，输入约束条件AB+AC=0最小积？最小和？34非完全描述逻辑函数及其化简3535数字电路主要内容：1、数制与编码2、逻辑代数3、组合电路的分析与设计4、时序电路的分析与设计36组合电路的设计问题描述逻辑抽象选定器件类型函数化简电路处理函数式变换电路实现真值表或函数式用门电路用MSI组合电路或PLD37举例用74x138实现38例设X、Z均为三位二进制数，X为输入，Z为输出。要求二者之间有以下关系：当3X6时，Z=X+1;

当X<3时，Z=0;

当X>6时，Z=3。用一片3—8译码器74x138和少量门实现该电路。举例39举例设计一个四舍五入电路，输入A3A2A1A0为8421BCD码，表示一个十进制数X，F为输出。当X≥5时，F=1；X<5时，F=0。用与或两级门电路实现下面电路功能二选一多路复用器（Y=SD1+S’D0）40冒险产生原因：静态冒险：静态1型冒险：或门输入端同时向相反方向变化，导致0尖峰。逻辑表达：A+A’；静态0型冒险：与门输入端同时向相反方向变化，导致1尖峰。

逻辑表达：A·A’；判断方法：（对与或结构电路中的静态1型冒险）卡诺图中的相切现象：若某一“与项”中的一个最小项与另一“与项”中的一个最小项相邻，则可能会出现冒险；

消除：

对于相切边界，增加一致项（冗余项），消除相切现象；将上述相邻的最小项合并为新的“与项”，则可起到抑制冒险的作用；40411)写出下面电路的逻辑表达式；2）找出电路的所有静态冒险。按照逻辑式实现的电路存在静态冒险，能够实现同样功能的无冒险电路对应的逻辑表达式为

。4242数字电路主要内容：1、数制与编码2、逻辑代数3、组合电路的分析与设计4、时序电路的分析与设计若J－K触发器原态为“1”，控制输入J=K’=1，当有效时钟作用后状态Q*=（）。44时钟同步状态机结构

下一状态逻辑

F

状态存储器

时钟

输出逻辑

G输入输出时钟信号

激励当前状态下一状态：F（当前状态，输入）输出：G（当前状态，输入）组合电路状态存储器：由激励信号得到下一状态激励方程驱动方程输出方程转移方程MEALY（米立）型MOORE（摩尔）型4545试分析下图所示电路的逻辑功能。分析时钟同步状态机。写出激励方程式、输出方程式、转移表，以及状态/输出表。（状态Q1Q2=00~11使用状态名A~D）。假设机器的起始状态为00，请写出当输入X=110011时的输出序列Z。4646用D触发器设计一个时钟同步状态机，它的状态/输出表如下表所示。使用两个状态变量（Q1和Q2），状态赋值为A=00，B=11，C=10，D=01。写出转换表、激励方程式和输出方程式，画出电路图。SX01AB，1C，0BD，0A，0CB，1C，1DD，1A，0

S*，Z时钟同步状态机设计4747计数器：例：在某计数器的输出端观察到下图所示的波形，试确定该计数器的模。

某自然二进制加法计数器，其模为16，初始状态为0000，则经过2008个有效计数脉冲后，计数器的状态为（）。(a)0110(b)0111(c)1000(d)1001484位二进制计数器74x16374x163的功能表01111

CLK工作状态同步清零同步置数保持保持,RCO=0计数CLR_LLD_LENPENT

0111

01

0

1174x161异步清零计数器芯片49分析下面电路的模为多少？CLKCLRLDENPENTAQABQBCQCDQDRCO74x16301+5VCLOCK模12计数器QD：12分频占空比50％5050移位寄存器计数器D0=F(Q0,Q1,…,Qn-1)反馈逻辑DQCKQDQCKQDQCKQDQCKQCLKFF0FF1FF2FF3一般结构：5151计数器：用移位寄存器实现。环形、扭环形。要实现一个模为8的计数器，至少需要（

）个触发器；若用环形计数器实现，需要（

）位移位寄存器，或用（）位移位寄存器构成的扭环形计数器实现。n个触发器构成的最大长度线性移位寄存器型计数器（LFSR），其计数长度为（）。4级扭环形计数器（JohnsonCounter）的状态转换图中无效状态有（

）个。5252序列检测器：试画出1101序列检测器的状态图或状态表。（可重叠，不可重叠）（MEALY型，MOORE型）设计一个MEALY型序列检测器，它有1个输入x和一个输出z，当且仅当输入x是1111或1001时，输出z为1；否则z=0。序列允许重叠。画出该电路的状态转换图。例如：x：010111100110011111z：0000001001000100115353序列发生器——用于产生一组特定的串行数字信号计数器+组合电路反馈移位寄存器例：用一片74X163和一片74X151及一个逻辑门电路设计1001011序列发生器。例：使用移位寄存器产生重复序列信号“1000001”，移位寄存器的级数至少为（）。54试用4位双