2025年数字电子技术基础期末考试题附答案

2025年数字电子技术基础期末考试题附答案一、填空题（每空2分，共20分）1.十六进制数3A7转换为二进制数是（），转换为8421BCD码是（）。2.逻辑函数F=AB+AC+BC的最小项表达式为（）（用Σm形式表示），其最简与或表达式为（）。3.某TTL与非门的关门电平UOFF=0.8V，开门电平UON=1.8V，输入低电平典型值UIL=0.3V，输入高电平典型值UIH=3.6V，则其低电平噪声容限UNL=（），高电平噪声容限UNH=（）。4.主从JK触发器在CP=1期间若输入信号发生多次翻转，可能导致（）现象；为避免此问题，实际应用中常采用（）结构的触发器。5.若用4位同步二进制计数器74LS161设计一个模9计数器，需采用（）法（填“置数”或“清零”），其预置数输入端D3D2D1D0应接（）（设无效状态从0000开始）。二、选择题（每题3分，共15分）1.以下关于逻辑代数基本定律的描述，错误的是（）。A.吸收律：A+AB=AB.反演律：(A+B)’=A’B’C.分配律：A(B+C)=AB+ACD.同一律：A+A=A2.下列电路中，属于时序逻辑电路的是（）。A.优先编码器B.数据选择器C.同步计数器D.数值比较器3.某CMOS反相器的电源电压VDD=5V，输入低电平为0V，输入高电平为5V，则其输入噪声容限（）。A.低电平噪声容限大于高电平噪声容限B.高电平噪声容限大于低电平噪声容限C.两者相等D.无法确定4.若要将555定时器连接成施密特触发器，需将（）。A.TH和TR引脚短接作为输入B.TH接输入，TR接地C.TR接输入，TH接VDDD.TH接VDD，TR接地5.对于D/A转换器，分辨率通常用（）表示。A.输出电压的最大变化量B.输入数字量的位数C.转换时间D.满刻度误差三、分析题（每题15分，共45分）1.分析图1所示组合逻辑电路的功能（要求写出逻辑表达式、化简、列出真值表并总结功能）。（图1说明：由3个与非门组成，输入A、B、C，输出F。第一级：G1输入A、B，输出Y1=AB’；G2输入B、C，输出Y2=BC’；第二级：G3输入Y1、Y2，输出F=(Y1·Y2)’）2.时序逻辑电路如图2所示（图2说明：由2个JK触发器FF1、FF2组成，同步时钟CP；FF1的J1=Q2’，K1=1；FF2的J2=Q1，K2=1；初始状态Q2Q1=00）。（1）写出各触发器的驱动方程、状态方程；（2）列出状态转换表，画出状态转换图；（3）说明该电路的逻辑功能及是否具有自启动能力。3.图3为某8位D/A转换器的应用电路（图3说明：D/A转换器为倒T型电阻网络，参考电压VREF=-10V，输出端接运算放大器，反馈电阻RF=R）。已知输入数字量D7D6…D0=10110010，求输出电压uO的数值（要求写出推导过程）。四、设计题（每题10分，共20分）1.设计一个“3人表决电路”，要求：当至少2人同意（输入为1）时，表决通过（输出F=1），否则不通过（F=0）。要求用与非门实现，写出设计步骤并画出最简逻辑电路图。2.用4位同步二进制计数器74LS161（功能表：同步预置、同步清零，预置控制端LOAD’=0时并行输入，计数控制端ENT=ENP=1时计数，CP上升沿触发）设计一个模13计数器。要求：（1）采用置数法，画出状态转换图；（2）确定预置数D3D2D1D0的取值；（3）画出计数器与预置数端的连线图（需标注CP、LOAD’、ENT、ENP及各D端连接）。答案一、填空题1.1110100111；0011101001112.Σm(3,5,6,7)；AB+AC+BC（注：原函数已是最简）3.0.5V；1.8V4.一次翻转；边沿触发（或维持阻塞）5.置数；0111（注：模9需从0000到1000，共9个状态，置数法需在1000时置数，预置数=16-9=7，即0111）二、选择题1.B（反演律应为(A+B)’=A’B’，(AB)’=A’+B’，题目中B选项描述不完整，若原题为“(AB)’=A’+B’”则正确，此处假设题目B选项为“(A+B)’=A’B’”，实际反演律正确形式为(A+B)’=A’B’，可能题目存在笔误，若严格按选项，B正确，但需根据常规判断。若题目B选项为“(A+B)’=A’+B’”则错误，此处可能用户题目有误，暂按常规选B为错误）2.C3.C（CMOS反相器的噪声容限约为0.4VDD，高低电平噪声容限近似相等）4.A（施密特触发器需将TH和TR短接作为输入，通过内部比较器实现回差特性）5.B（分辨率通常用输入数字量的位数或满刻度值的1/2ⁿ表示）三、分析题1.逻辑表达式推导：Y1=(A·B’)’（与非门输出），Y2=(B·C’)’，F=(Y1·Y2)’=Y1’+Y2’=AB’+BC’化简后F=AB’+BC’真值表：ABC|F000|0001|0010|1（B=1,C=0→BC’=1→F=1）011|0（B=1,C=1→BC’=0；A=0,B=1→AB’=0→F=0）100|1（A=1,B=0→AB’=1→F=1）101|1（A=1,B=0→AB’=1；B=0,C=1→BC’=0→F=1）110|1（B=1,C=0→BC’=1→F=1）111|0（AB’=0,BC’=0→F=0）功能总结：当输入A=1且B=0，或B=1且C=0时，输出F=1，否则为0（或描述为“检测B是否为0且前级A=1，或B=1且后级C=0的信号”）。2.（1）驱动方程：J1=Q2’，K1=1；J2=Q1，K2=1状态方程（JK触发器特性方程Qⁿ⁺¹=JQ’+K’Q）：Q1ⁿ⁺¹=J1Q1’+K1’Q1=Q2’Q1’+0·Q1=Q2’Q1’Q2ⁿ⁺¹=J2Q2’+K2’Q2=Q1Q2’+0·Q2=Q1Q2’（2）状态转换表：现态Q2Q1|次态Q2ⁿ⁺¹Q1ⁿ⁺¹00→Q2ⁿ⁺¹=0·0’=0，Q1ⁿ⁺¹=0’·0’=1→0101→Q2ⁿ⁺¹=1·0’=1，Q1ⁿ⁺¹=0’·1’=0→1010→Q2ⁿ⁺¹=0·1’=0，Q1ⁿ⁺¹=1’·0’=1→01（注：此处计算错误，正确应为：现态10时，Q1=0，Q2=1，所以Q2ⁿ⁺¹=Q1Q2’=0·0=0；Q1ⁿ⁺¹=Q2’Q1’=0’·1’=1·1=1，次态为01？原计算可能有误，正确状态转换应为：00→01→10→00（重新计算：现态00：Q2=0,Q1=0Q2ⁿ⁺¹=Q1Q2’=0·1=0Q1ⁿ⁺¹=Q2’Q1’=1·1=1→次态01现态01：Q2=0,Q1=1Q2ⁿ⁺¹=Q1Q2’=1·1=1Q1ⁿ⁺¹=Q2’Q1’=1·0=0→次态10现态10：Q2=1,Q1=0Q2ⁿ⁺¹=Q1Q2’=0·0=0Q1ⁿ⁺¹=Q2’Q1’=0·1=0→次态00现态11：Q2=1,Q1=1Q2ⁿ⁺¹=Q1Q2’=1·0=0Q1ⁿ⁺¹=Q2’Q1’=0·0=0→次态00状态转换表应为：00→01→10→00，11→00）状态转换图：00→01→10→00，11→00（形成主循环00-01-10，11为无效状态，可自启动到00）（3）功能：3进制计数器（模3），具有自启动能力（无效状态11可转换到有效状态00）。3.倒T型D/A转换器输出电压公式：uO=-(VREF/2ⁿ)(D7×2⁷+D6×2⁶+…+D0×2⁰)已知n=8，VREF=-10V，D=10110010（二进制）=1×2⁷+0×2⁶+1×2⁵+1×2⁴+0×2³+0×2²+1×2¹+0×2⁰=128+32+16+2=178uO=-(-10V/256)×178=(10×178)/256≈6.914V四、设计题1.设计步骤：（1）定义输入输出：输入A、B、C（1表示同意），输出F（1表示通过）。（2）列真值表：F=1的情况为ABC=011,101,110,111（即至少2个1）。（3）写逻辑表达式：F=AB’C+A’BC+AB’C+ABC（合并最小项）=AB+AC+BC（化简）。（4）转换为与非-与非形式：F=(AB+AC+BC)’’=((AB)’·(AC)’·(BC)’)’。（5）画逻辑图：3个与非门分别输入AB、AC、BC，输出接一个3输入与非门。2.（1）模13计数器需13个状态，采用置数法，计数状态从S0到S12（0000到1100），当计数到S12=1100时，LOAD’=0，下一个CP上升沿将预置数加载到计数器。（2）预置数N=S0=0000（因为从0开始计数），或若采用循环计数，预置数=S12+1-16=13+1-16=-2（补码为1110），但通常置数法取计