雨课堂学堂在线学堂云《数字电子技术实验( 昆明理大)》单元测试考核答案

注：不含主观题第1题单选题(1分)需要显示电路芯片引脚时,应该勾选以下哪个复选框()?ALabelsBValuesCFootprintpinnamesMultisim中数字逻辑常用输入器件作业第1题单选题(1分)使用网络连接端的优点在于()?A连线减少B电路成本降低C信号传输更快第2题单选题(1分)电路如下图所示,哪个网络连接端当前处于低电平状态()?AA2BA3CA4Multisim中数字逻辑常用输出器件作业第1题单选题(1分)下图数码管CA端应该如何处理()?A通过电阻接VCCB接地C直接接VCC第2题单选题(1分)当需要同时观察多位数字电路输出结果时,应该选用()?AProbeBLEDCBargraph第3题单选题(1分)当需要在电路连线上直接显示出数字信号0或1时,应该选用()?AProbeBLEDCBargraphFPGA简介作业第1题单选题(1分)下列关于FPGA描述错误的是()?A使用FPGA能简化电路连接复杂度B使用FPGA能提高电路可靠性C使用FPGA能降低小规模逻辑电路的成本第2题单选题(1分)FPGA属于()?ASSI小规模集成电路BLSI大规模集成电路CVLSI超大规模集成电路第3题单选题(1分)FPGA的中文含义是()?A可编程控制器B可编程逻辑器件C现场可编程逻辑门阵列FPGA开发板简介作业第1题单选题(1分)视频中FPGA开发板上的拨动开关是指()?AA区域BB区域CA区域和B区域都是第2题单选题(1分)FPGA开发板上的哪个区域是GPIO,可以外接电路()?AA区域BB区域CA区域和B区域都是第3题单选题(1分)视频中FPGA开发板上的LED使用时需要外接限流电阻么()?A需要B不需要C都可以QUARTUSII开发环境的使用作业第1题单选题(1分)QuartusII中电路原理图的后缀名是()?AqpfBbdfCsof第2题单选题(1分)QuartusII中下载文件的后缀名是()?AqpfBbdfCsof第3题单选题(1分)如下图中所示:工程名称为nametest,原理图名称为nt1,试问编译能否通过()?A可以B不可以第4题单选题(1分)在QuartusII中项目存储路径中可以有中文字符么()?A不可以B可以第5题单选题(1分)在QuartusII中设计数字电路并最终下载到开发板上,至少需要编译()次?A1次B2次C3次基本门电路的逻辑功能作业第1题判断题(1分)下图表明异或门芯片输出电压为2.5V。(

)第2题单选题(1分)下图是()门电路的真值表?A与非门B或非门C异或门第3题单选题(1分)下图是()电路的真值表?A与门B或门C与非门门电路的逻辑功能测试作业第1题单选题(1分)视频中测得74LS00与非门空载输出低电平大概()V?A0.1B0.4C0.7第2题单选题(1分)视频中测得74LS00与非门空载输出高电平大概()V?A3.2B4.4C4.9基本门电路逻辑功能测试—FPGA原理图方式实现作业第1题单选题(1分)如视频中所展示,同时验证5种两输入门电路,至少需要()个输入信号?A1B2C10第2题单选题(1分)如视频中所展示,开发板上的拨码开关拨朝上,相当于输入了()?A高电平B低电平C高阻态第3题单选题(1分)如视频中所展示,开发板上的拨码开关SW0连接着FPGA的()pin引脚?AP15BR16CA5基本门电路逻辑功能测试—FPGAVerilogHDL方式实现作业第1题单选题(1分)下图表明:完成异或运算的是()?Au4Bu5Cu6第2题单选题(1分)下图表明()?A有5个输出B有6个输出C有50个输出第3题单选题(1分)下图表明()?A有1个输入B有2个输入C有10个输入第4题单选题(1分)VerilogHDL模块编写以module开头,通常以()结束?AmoduleBendmoduleCendmodule逻辑门之间的转换作业第1题单选题(1分)下图相当于一个()?A与门B或门C异或门第2题单选题(1分)下图相当于一个()?A与门B或门C异或门第3题单选题(1分)下图相当于一个()?A与非门B或非门C异或门第4题单选题(1分)下图相当于一个()?A与非门B或非门C异或门集成电路及封装简介作业第1题单选题(1分)视频中开发板上的FPGA芯片EP4CE6F17C8使用的是()封装?ASOPBBGACQFP第2题单选题(1分)集成电路的英文缩写是()?AICBDIPCFPGA常见逻辑电平作业第1题单选题(1分)输入1.5V电压,集成电路将该电压当作低电平处理,则可知该集成电路属于()?ATTL集成电路BCMOS集成电路第2题单选题(1分)功耗相对较低的是()?ATTL集成电路BCMOS集成电路CTTL和CMOS集成电路一样第3题单选题(1分)信号传输速度更快的是()?ATTL集成电路BCMOS集成电路CTTL和CMOS集成电路一样第4题单选题(1分)当供电电压VCC=5V时,输出高电平电压范围更窄的是()?ATTL集成电路BCMOS集成电路CTTL和CMOS集成电路一样门电路参数特性概述作业第1题单选题(1分)从视频中可以看出,74LS04门电路的拉电流比灌电流()?A大B小C一样大第2题单选题(1分)如果向74LS00门电路输入2.1V,74LS00会把该电平()?A当低电平,逻辑0处理B当高电平,逻辑1处理C既不当0也不当1第3题判断题(1分)从视频中可以看出,可以使用15V为TTL集成电路供电。()第4题判断题(1分)从视频中可以看出,可以使用15V为CMOS集成电路供电。()第5题判断题(1分)从视频中可以看出,逻辑信号从门电路输入到门电路输出对应高低电平的传输时间为纳秒级,因此在电路设计中可以忽略这一传输延迟时间。()第6题单选题(1分)当所设计的电路需要使用电池供电时,电路中的集成电路应该尽量选用()?ATTL系列BCMOS系列CTTL和CMOS系列都可以第7题单选题(1分)从视频中可以看出,相比TTL集成电路,CMOS集成电路的传输延迟时间()?A更长B更短C一样第8题单选题(1分)从视频中可以看出,为使74LS04驱动的LED更亮,应该怎样处理()?A非门输出接LED阴极B非门输出接LED阳极第9题单选题(1分)向视频中的74LS00门电路输入0.6V,74LS00会如何处理该电平()?A当低电平,逻辑0处理B当高电平,逻辑1处理C既不当0也不当1第10题单选题(1分)TTL门电路输出高电平VOH是一个()?A数值B范围第11题单选题(1分)视频中的74LS00门电路VCC供电电压最低不得低于()?A2.5VB3.3VC4.75V门电路参数测量作业第1题单选题(1分)视频中74LS00门电路的高电平输出电流比低电平输出电流()?A大B小C一样大第2题单选题(1分)视频中74LS00门电路的低电平输出电流测得()uA?A8020B402.6C190.5第3题单选题(1分)视频中74LS00门电路的高电平输入电流比低电平输入电流()?A大B小C一样大第4题单选题(1分)视频中74LS00门电路的高电平输入电流测得()uA?A0.39B168.1C224第5题单选题(1分)视频中74LS00门电路的低电平输入电流测得()uA?A0.39B168.1C224一位共阴数码管的使用作业第1题单选题(1分)数字电路中使用数码管,以下描述正确的是()?A可以不串联限流电阻B公共端串联限流电阻即可C每个笔画均需要串联限流电阻第2题单选题(1分)如果使用12V电源点亮数码管5611AH的笔画a,选用以下哪种限流电阻最优()?A2kΩB5.1kΩC15kΩ第3题单选题(1分)如果需要点亮数码管5611AH的笔画a,应该给a段提供()?A高电平B低电平C高电平或低电平第4题单选题(1分)5611AH是()类型数码管?A共阳B共阴C既共阴又共阳SSI组合逻辑电路设计作业第1题单选题(1分)当使用与非表达式设计电路,为减少化简过程,当真值表中输出栏1比0少时,应该考虑列写()?A输出原变量表达式B输出反变量表达式第2题单选题(1分)当使用与非表达式设计电路,为减少化简过程,当真值表中输出栏1比0多时,应该考虑列写()?A输出原变量表达式B输出反变量表达式第3题单选题(1分)当使用与非表达式设计电路,为减少化简过程,对于下图真值表的输出b,应该考虑列写()?Ab的原变量表达式Bb的反变量表达式组合逻辑电路实际电路验证-74系列芯片实现作业第1题单选题(1分)数码管5611AH的com端应该()?A接VCCB接GNDC通过限流电阻接5V第2题单选题(1分)使用74系列芯片设计电路时,若设计结果数码管笔画a端表达式为a=0,则a端应该()?A接VCCB接GNDC通过限流电阻接5V第3题单选题(1分)使用74系列芯片设计电路时,若设计结果数码管笔画a端表达式为a=1,则a端应该()?A接VCCB接GNDC通过限流电阻接5VSSI组合逻辑电路实际电路验证—FPGA方式实现作业第1题单选题(1分)使用视频中的开发板设计电路时,下列()语句可以实现数码管仅笔画b不亮?ASEG=8’b1011_1111;BSEG=8’b1101_1111;CSEG=8’b1111_1101;第2题单选题(1分)使用视频中的开发板设计电路时,数码管DP端未使用到,应该如何处理()?A接VCCB接GNDC通过限流电阻接5V第3题单选题(1分)使用视频中的开发板设计电路时,若需要在最右侧数码管显示结果,则应该将()引脚接GND?AD12BC11CC14第4题单选题(1分)使用QuartusII设计电路时,若设计结果数码管笔画a端表达式为a=1,则a端应该()?A接VCCB接GNDC通过限流电阻接5V显示译码器作业第1题单选题(1分)当前数码管是整数最高位,则通常应该如何处理相邻7448控制端()?A最高位对应7448的RBI’接VCCB最高位对应7448的RBI’接GND’C最高位对应7448的BI’/RBO’接GND’第2题单选题(1分)当需要数码管遇0不显示时,可以在控制端输入()?ALT’=0,BI’/RBO’=0,RBI’=1BLT’=0,BI’/RBO’=1,RBI’=0CLT’=1,BI’/RBO’=1,RBI’=0第3题单选题(1分)当需要数码管笔画全灭时,可以在控制端输入()?ALT’=0,BI’/RBO’=0,RBI’=1BLT’=0,BI’/RBO’=1,RBI’=0CLT’=1,BI’/RBO’=1,RBI’=0第4题单选题(1分)当需要数码管笔画全亮时,可以在控制端输入()?ALT’=0,BI’/RBO’=0,RBI’=0BLT’=0,BI’/RBO’=1,RBI’=0CLT’=1,BI’/RBO’=0,RBI’=1全加器作业第1题单选题(1分)74283全加器的A4~A1、B4~B1端输入的是()?A自然二进制码BBCD码C余三码第2题单选题(1分)74283全加器的C0是()?A低位进位输入B进位输出C控制端第3题单选题(1分)74283全加器输出端C4的权是()?A4B8C16变量译码器作业第1题单选题(1分)下图CBA是74138地址输入端,b是该电路的输出端,则以下表达式正确的是()?ABC第2题单选题(1分)74138输出端Y4’是()?A最小项m4B最小项m4的反变量C最大项M4第3题单选题(1分)74138控制端和地址输入端配置:G1=0,G2a’=G2a‘=0,CBA=100,Y4’=1的原因是()?AG1无效BG2a’、G2a‘无效C地址码配置错误第4题单选题(1分)74138地址输入端ABC中最高位是()?AABBCC第5题单选题(1分)74138地址输入端ABC=001,则下列输出端为低电平的是()?AY0’BY1’CY4’第6题单选题(1分)74138可以将()位二进制输入变换成对应唯一的输出?A2B3C4编码器作业第1题单选题(1分)当()时,74LS148可编码?AEI’=0BEI’=1CEI’=0或EI’=1都可以编码第2题单选题(1分)74LS148可输出()个编码位数?A3B4C5第3题单选题(1分)74LS147输入端in1’~in9’=011111110,则输出A’B’C’D’=()?A1001B0110C1000第4题单选题(1分)74LS148输出端GS’=1,EO’=1表明()?A当前芯片存在有效编码B不允许当前芯片编码C允许当前芯片编码,但没有有效编码第5题单选题(1分)74LS148输出端GS’=1,EO’=0表明()?A当前芯片存在有效编码B不允许当前芯片编码C允许当前芯片编码,但没有有效编码第6题单选题(1分)74LS148输入端D0’~D7’中优先级最高的是()AD0’BD6’CD7’第7题单选题(1分)74LS148输出编码位数是()?A3B4C5数据分配器作业第1题单选题(1分)74LS139用作数据分配器时,Yx’分配到的数据与1G’输入数据的相位关系是()?A同相B反相C同相、反相均有可能第2题单选题(1分)74LS139的1A1B=01,1G’接待分配数据,则以下()输出端可以接收到1G’输入的数据?AY0’BY1’CY2’’第3题单选题(1分)待分配的数据从74LS139的()端子输入?A1AB1BC1G‘第4题单选题(1分)视频中的数据分配器是使用()实现的?A全加器B编码器C译码器数据选择器作业第1题判断题(1分)数据选择器74LS153的输入端D0~D7,其中D3的权是8。()第2题单选题(1分)74LS151数据选择器的选择功能运行的前提条件是()?AD0~D7输入对应数据BABC配置地址信号CG’=0第3题单选题(1分)74LS151数据选择器是()?A二选一功能B四选一功能C八选一功能第4题单选题(1分)74LS153的每组数据选择器均是()?A二选一B四选一C八选一第5题单选题(1分)一片74LS153集成电路包含()组数据选择器?A1B2C4数据选择器驱动动态数码管作业第1题判断题(1分)集成电路74LS157是八选一数据选择器。()第2题单选题(1分)下图中的()可以使用74LS157替换?A.74LS48ABUSMUX第3题单选题(1分)使用集成电路74LS157设计动态数码管驱动电路时,下图中的COM1和COM0应该()?A连接到开关B连接到74LS157的地址端C连接到动态数码管的片选端第4题单选题(1分)使用集成电路74LS157设计动态数码管驱动电路时,74LS157的输出端1Y2Y3Y4Y应该()?A连接到开关B连接到74LS48的ABCDC连接到数码管的abcd第5题单选题(1分)集成电路74LS157的地址端A’/B=1,则()?A1Y2Y3Y4Y=1A2A3A4AB1Y2Y3Y4Y=1B2B3B4BC1B2B3B4B=1Y2Y3Y4Y触发器基本概念作业第1题单选题(1分)以下描述原态和次态正确的是()?A原态和次态都是输入端B原态和次态都是输出端C在集成电路上,原态和次态分别是两个引脚第2题单选题(1分)的功能是()?A脉冲到来后,使Q端为0B脉冲到来后,使Q端为1C立即使Q端为1第3题单选题(1分)的功能是()?A异步置零B同步置零C异步置一第4题单选题(1分)的功能是()?A脉冲到来后,使Q端为0B脉冲到来后,使Q端为1C立即使Q端为0第5题单选题(1分)的功能是()?A异步置零B同步置零C异步置一第6题单选题(1分)触发器的()功能体现了电路的记忆功能?A置零B置一C保持第7题单选题(1分)脉冲到来前,如需立即改变Q端状态,下列描述正确的是()?A通过开关将VCC或GND接到Q端B通过开关及限流电阻,将VCC或GND接到Q端C使用第8题单选题(1分)关于原态和次态的描述正确的是()?A原态可以接VCCB次态可以接VCCC原态和次态都不可以接VCC第9题单选题(1分)关于原态和次态的描述正确的是()?A原态和次态都是输入端B原态和次态都是输出端C在集成电路上,原态和次态分别是两个引脚RS锁存器作业第1题判断题(1分)使用与非门构建RS锁存器时,R’和Q在同一个门电路上。()第2题判断题(1分)锁存器有2个输入端:R’、S’,因此锁存器有4种功能。()第3题判断题(1分)RS锁存器有3个输入端:R’、S’、。()JK触发器作业第1题单选题(1分)JK触发器构成计数器的方法是()?A将J端接VCC,K端接VCCB将J端接GND,K端接GNDC将J端接VCC,K端接GND第2题单选题(1分)脉冲来临前最后时刻,J=1,K=1,,如果希望来临前,应该()?A端子送一组数据:1->0->1B端子送一组数据:1->0->1C让=0第3题单选题(1分)脉冲来临前最后时刻,J=1,K=1,,如果希望来临前,应该()?A端子送一组数据:1->0->1B端子送一组数据:1->0->1C让=0第4题单选题(1分)脉冲来临前最后时刻,J=1,K=1,Q=0,,脉冲到来后Q=()?A0B1C高阻态第5题单选题(1分)脉冲来临前最后时刻,J=0,K=0,Q=0,,脉冲到来后Q=()?A0B1C高阻态第6题单选题(1分)脉冲来临前最后时刻,J=0,K=1,Q=0,,脉冲到来后Q=()?A0B1C高阻态第7题单选题(1分)脉冲来临前最后时刻,J=1,K=0,Q=0,,脉冲到来后Q=()?A0B1C高阻态第8题单选题(1分)视频中的JK触发器是()触发方式?A上升沿触发B下降沿触发C高电平沿触发D触发器作业第1题单选题(1分)D触发器构成计数器的方法是()?A将D端连接到Q端B将D端连接到Q’端C将D端连接到端第2题单选题(1分)脉冲来临前最后时刻,D=1,Q=0,,脉冲到来后Q=()?A0B1C高阻态第3题单选题(1分)对于74LS74集成电路来说,不允许出现的情况是()?ABC其他触发器作业第1题判断题(1分)T‘触发器可以把2Hz信号分频成1Hz。()第2题判断题(1分)若不考虑异步置零、异步置一端、CP脉冲端,T‘触发器没有特定输入端。()第3题单选题(1分)T‘触发器总是处于()功能?A保持B计数/翻转C置一第4题单选题(1分)对于T触发器,当T=1,若,则=()?A0B1C高阻态FPGA中脉冲模块的编程实现作业第1题单选题(1分)对于分频模块,CLK输入50MHz,如下图配置,CLK_OUT可得到()频率输出信号?A1MHzB2MHzC4MHz第2题单选题(1分)视频中FPGA板载晶振时钟频率是()?A10MHzB20MHzC50MHz时序逻辑电路设计--基于触发器作业第1题单选题(1分)不考虑初始状态的话,视频中自动往复跑马灯电路有()种状态?A1B2C3第2题单选题(1分)容易出现竞争冒险问题的设计方法是()?A异步反馈置零法B同步反馈置零法C同步反馈置初值法第3题单选题(1分)使用异步反馈置零法设计计数器,计数器的模M=6,则下列描述正确的是()?A反馈码B反馈码C反馈码第4题单选题(1分)使用异步反馈置零法设计计数器,计数器的模M=6,则下列描述正确的是()?A至少需要2个D触发器B至少需要3个D触发器C至少需要4个D触发器第5题单选题(1分)使用异步反馈置零法设计计数器,计数器的模M=6,则下列描述正确的是()?A计数器最大值为6B计数器的状态个数为5C计数器从0计数到5第6题单选题(1分)使用同步反馈置初值法设计计数器,计数器的模M=6,初值为4,则下列描述正确的是()?A反馈码B反馈码C反馈码第7题单选题(1分)使用同步反馈置初值法设计计数器,计数器的模M=6,初值为2,则下列描述正确的是()?A反馈码B反馈码C反馈码第8题单选题(1分)使用同步反馈置初值法设计计数器,计数器的模M=6,初值为4,则下列描述正确的是()?A至少需要2个D触发器B至少需要3个D触发器C至少需要4个D触发器第9题单选题(1分)使用同步反馈置初值法设计计数器,计数器的模M=6,初值为2,则下列描述正确的是()?A至少需要2个D触发器B至少需要3个D触发器C至少需要4个D触发器第10题单选题(1分)使用同步反馈置初值法设计计数器,计数器的模M=6,初值为2,则下列描述正确的是()?A计数器最大值为6B计数器最大值为7C计数器从0开始计数第11题单选题(1分)计数器的模M=7表明()?A计数器最大值为7B计数器的状态个数为7C计数器从1计数到7状态机设计作业第1题单选题(1分)观看完视频,可以看出状态机的实质是()?A移位寄存器B触发器C计数器第2题单选题(1分)视频中的状态机是通过()实现的?A移位寄存器B触发器构成的计数器C门电路第3题单选题(1分)不考虑初始状态的话,环形跑马灯有()种状态?A1B2C3第4题单选题(1分)视频中自动往复跑马灯的状态变量是()?AS1S0BQAQBCQCQD第5题单选题(1分)不考虑初始状态的话,视频中自动往复跑马灯电路只有()状态?A左移B右移C左移和右移移位寄存器简介作业第1题判断题(1分)集成电路74LS175是移位寄存器。()第2题单选题(1分)集成电路74LS194的S1=S0=1,则寄存器工作在()功能?A左移B右移C并行置数第3题单选题(1分)集成电路74LS194执行右移时,()?AS1BSRCSL第4题单选题(1分)集成电路74LS194执行右移功能的前提条件是()?AS1=0且S0=0BS1=0且S0=1CS1=1且S0=0第5题单选题(1分)集成电路74LS194右移是指()?A脉冲来临后,QA数据向QD移动B脉冲来临后,QD数据向QA移动C脉冲来临后,DCBA数据向QDQCQBQA移动第6题单选题(1分)集成电路74LS194的移位控制端是()?AS1和S0BSL和SRC~CLR和CLK第7题单选题(1分)以下集成电路不是双向移位寄存器的是()?A74LS194B74LS198C74LS595第8题单选题(1分)以下集成电路不是8位移位寄存器的是()?A74LS194B74LS198C74LS595时序逻辑电路设计-基于集成功能模块作业第1题单选题(1分)从视频可以看出,自动往复跑马灯最初点亮一个LED是通过移位寄存器的()功能实现的?A保持B并行置数C左移第2题单选题(1分)从视频可以看出,自动往复跑马灯的控制中枢是()?A状态机B移位寄存器C时钟脉冲集成计数器概述作业第1题单选题(1分)视频中的集成电路74LS390输入端CKA是()?A二进制计数器脉冲输入端B五进制计数器脉冲输入端C十进制计数器脉冲输入端第2题单选题(1分)使用以下哪种方法设计计数器容易出现竞争冒险问题()?A同步置零B异步清零C同步置数第3题单选题(1分)一片集成计数器仅能输出0~9的是()?A74LS161B74LS190C74LS393第4题单选题(1分)以下集成计数器可以用来设计倒计时的是()?A74LS160B74LS190C74LS390第5题单选题(1分)集成电路74LS161是()?A同步二进制计数器B同步十进制计数器C异步十进制计数器第6题单选题(1分)集成电路74LS390是()?A异步计数器B同步计数器C可逆计数器任意进制计数器设计---基于集成异步计数器作业第1题单选题(1分)个位74LS390如何级联十位74LS390()?A个位QA接十位CKAB个位QD接十位CKAC个位QA接十位CKB第2题单选题(1分)使用74LS390设计21进制,则反馈码F=()?AF=2QA1QBBF=2QB1QACF=2QA1QA第3题单选题(1分)集成电路74LS390的MR(2号引脚)是清零端,如何实现清零()?AMR=0BMR=1CMR端出现下降沿第4题单选题(1分)当需要将集成电路74LS390用作十进制计数器时,应该如何处理()?ACKA接本位QDBCKA接本位QACCKA接地位QA任意进制计数器设计---基于集成同步计数器作业第1题单选题(1分)视频中个位74LS160如何级联十位74LS160?()A个位RCO接十位CLKB个位RCO并接十位ENP和EPTC个位QD并接十位ENP和EPT第2题单选题(1分)视频中出现竞争冒险的原因不包括()?A反馈码采集