CN112490255B Cmos图像传感器及形成图像传感器的方法 （台湾积体电路制造股份有限公司）

(12)发明专利(10)授权公告号CN112490255B(65)同一申请的已公布的文献号(30)优先权数据(73)专利权人台湾积体电路制造股份有限公司行六路八号施俊吉黄益民(74)专利代理机构北京派特恩知识产权代理有限公司11270US2015001376A1,2015.01.01US2015108555A1,2015.US2018315787A1,2018.11.01US9735197B1,201CMOS图像传感器及形成图像传感器的方法本发明涉及一种CMOS图像传感器和一种相关的形成方法，CMOS图像传感器具有将光电二极管与像素装置分离的掺杂隔离结构。在一些实施例中，CMOS图像传感器具有将光电二极管与像素装置分离的掺杂隔离结构。光电二极管远离衬底的前侧布置在衬底内。像素装置安置于上覆光电二极管的衬底的前侧处且通过掺杂隔离结构与光电二极管分离。相较于其中光电二极管的上部部分通常布置在衬底的前侧的顶面处的先前图像传感器设计，现在光电二极管布置成远离顶面且为像素装置留出更多空间。因此，较大像素装2衬底，具有第一掺杂类型且具有前侧以及与所述前侧相对的背侧；光电二极管掺杂区，具有与所述第一掺杂类型相对的第二掺杂类型且安置于所述衬底垂直转移栅极电极，从所述衬底的所述前侧垂直地延伸到所述衬底内的第一位置且通过栅极介电质与所述衬底分离；掺杂垂直隔离区，沿着所述垂直转移栅极电极垂直延伸；连续掺杂的掺杂横向隔离区，安置于所述光电二极管掺杂区上，与所述掺杂垂直隔离区直接接触，并且沿着与所述垂直转移栅极电极横向相反的方向延伸；像素装置阱，安置于所述掺杂横向隔离区上，其中所述像素装置阱的掺杂浓度小于所述掺杂垂直隔离区的掺杂浓度；以及像素装置，安置于所述衬底的所述前侧处的所述像素装置阱上，所述像素装置包括安置于所述衬底上方的栅极电极以及安置于所述衬底内的一对源极/漏极(S/D)区。2.根据权利要求1所述的CMOS图像传感器，其特征在于，所述掺杂垂直隔离区及所述掺杂横向隔离区将所述像素装置阱与所述光电二极管掺杂区分离。3.根据权利要求2所述的CMOS图像传感器，其特征在于，所述掺杂垂直隔离区邻接所述栅极介电质的侧壁。4.根据权利要求2所述的CMOS图像传感器，其特征在于，进一步包括：浮动扩散阱，安置于与所述掺杂垂直隔离区相对的所述垂直转移栅极电极的另一侧上的所述衬底内。5.根据权利要求4所述的CMOS图像传感器，其特征在于，所述浮动扩散阱具有从所述衬底的所述前侧处的顶面到远离所述衬底的所述前侧的底面的呈梯度减小的掺杂浓度。6.根据权利要求1所述的CMOS图像传感器，其特征在于，进一步包括：浅沟槽隔离(STI)结构，位于所述像素装置与所述掺杂垂直隔离区之间，从所述衬底的所述前侧延伸到所述像素装置阱内的位置。7.根据权利要求6所述的CMOS图像传感器，其特征在于，所述浅沟槽隔离结构具有底面，所述底面定位在比所述掺杂横向隔离区的位置更浅的所述衬底内的位置处。8.根据权利要求6所述的CMOS图像传感器，其特征在于，所述像素装置的所述源极/漏极区具有底面，所述底面定位在高于所述浅沟槽隔离结构的所述底面的所述衬底的位置处。9.根据权利要求1所述的CMOS图像传感器，其特征在于，进一步包括：第二掺杂区，安置于所述第一掺杂区下面且邻接所述第一掺杂区；其中所述第二掺杂区具有与所述第一掺杂区相对的掺杂类型。10.根据权利要求9所述的CMOS图像传感器，其特征在于，所述第一掺杂区及所述第二掺杂区各自具有与所述光电二极管掺杂区的侧壁表面垂直对准的侧壁表面。11.根据权利要求1所述的CMOS图像传感器，其特征在于，所述掺杂横向隔离区及所述像素装置阱具有所述第一掺杂类型。12.根据权利要求1所述的CMOS图像传感器，其特征在于，所述像素装置是源极跟随器313.根据权利要求1所述的CMOS图像传感器，其特征在于介电填充层的深沟槽隔离(DTI)结构，包围所述光电二极管掺杂区且通过所述衬底与垂直转移栅极电极，从所述p型衬底的所述前侧垂直地延伸到所述p型衬底内的第其中所述p型横向隔离区与所述深沟槽隔离结构的顶表面直接接触并覆盖所述深沟槽17.根据权利要求16所述的CMOS图像传感器，其特征在于，所述深沟槽隔离(DTI)结构其中所述p型横向隔离区与所述n型光电二极管区、所述p型衬底以及所述深沟槽隔离在所述光电二极管掺杂区上、沿着所述浅沟槽隔离结构并在所在所述掺杂垂直隔离区旁边形成垂直转移栅极结构，以及在与所述掺杂垂直隔离区相在与所述垂直转移栅极结构相对的所述掺杂垂直隔离区的一侧上的所述衬底的所述4形成介电填充层的深沟槽隔离(DTI)结构，所述深沟槽隔离结构从所述衬底的背侧延伸到所述衬底中，包围所述光电二极管掺杂区且到达所述掺杂横向隔离区的底面。5技术领域[0001]本发明的实施例是有关于一种CMOS图像传感器及形成图像传感器的方法。背景技术[0002]数码相机及光学成像装置采用图像传感器(imagesensor)。图像传感器将光学图像转换为可表示为数字图像(digitalimages)的数字数据(digitaldata)。图像传感器包含用于检测光并记录所检测到的光的强度(亮度)的像素阵列(或栅)。像素阵列通过积聚电荷来对光作出响应。积聚的电荷随后用于提供色彩和亮度信号以用于合适的应用，例如数码相机。发明内容[0003]本发明实施例提供一种CMOS图像传感器，包括衬底、光电二极管掺杂区、垂直转移栅极电极、掺杂横向隔离区、像素装置阱以及像素装置。衬底，具有第一掺杂类型且具有前侧以及与前侧相对的背侧。光电二极管掺杂区，具有与第一掺杂类型相对的第二掺杂类型且安置于衬底内。垂直转移栅极电极，从衬底的前侧垂直地延伸到衬底内的第一位置且通过栅极介电质与衬底分离。掺杂横向隔离区，安置于光电二极管掺杂区上。像素装置阱，安置于掺杂横向隔离区上。以及像素装置，安置于衬底的前侧处的像素装置阱上，像素装置包括安置于衬底上方的栅极电极以及安置于衬底内的一对源极/漏极(S/D)区。[0004]本发明实施例提供一种CMOS图像传感器，包括p型衬底、n型光电二极管区、垂直转移栅极电极、p型横向隔离区以及p型垂直隔离区。p型衬底，具有前侧以及与前侧相对的背侧。n型光电二极管区，安置于p型衬底内且与p型衬底直接接触。垂直转移栅极电极，从p型衬底的前侧垂直地延伸到p型衬底内的第一位置，且通过栅极介电质与p型衬底分离。p型横向隔离区，安置于n型光电二极管区上。以及p型垂直隔离区，从p型衬底的前侧垂直地延伸且到达p型横向隔离区上。[0005]本发明实施例提供一种图像传感器的方法，包括：从衬底的前侧在像素区的外周处形成浅沟槽隔离(STI)结构；从衬底的前侧形成像素区的光电二极管的光电二极管掺杂区；在光电二极管掺杂区及衬底上形成掺杂横向隔离区及掺杂垂直隔离区；在掺杂垂直隔离区旁边形成垂直转移栅极结构，以及在与掺杂垂直隔离区相对的垂直转移栅极结构的一侧处形成浮动扩散阱；在与垂直转移栅极结构相对的掺杂垂直隔离区的一侧上的衬底的前侧上形成像素装置；以及形成深沟槽隔离(DTI)结构，深沟槽隔离结构从衬底的背侧延伸到衬底中，包围光电二极管掺杂区且通过衬底与光电二极管掺杂区分离。附图说明[0006]结合附图阅读以下详细描述会最佳地理解本发明的各方面。应注意，根据业界中的标准惯例，各个特征未按比例绘制。实际上，为了论述清楚起见，可任意增大或减小各个特征的尺寸。6[0007]图1示出根据一些实施例的CMOS图像传感器的横截面视图，所述CMOS图像传感器具有将光电二极管与像素装置分离的掺杂隔离结构。[0008]图2示出根据一些实施例的CMOS图像传感器的2×2像素区的布局图。[0009]图3示出根据一些实施例的由重复2×2像素区阵列制成的感测阵列的布局图。[0010]图4示出根据一些实施例的CMOS图像传感器的横截面视图，所述CMOS图像传感器具有将光电二极管与像素装置分离的掺杂隔离结构。[0011]图5示出根据一些实施例的CMOS图像传感器的2×2像素区的布局图。[0012]图6示出根据一些实施例的CMOS图像传感器的2×2像素区的布局图。[0013]图7示出根据一些实施例的CMOS图像传感器的横截面视图，所述CMOS图像传感器具有在转移栅极电极下面的一对掺杂区。[0014]图8示出根据一些实施例的CMOS图像传感器的2×2像素区的布局图，所述CMOS图像传感器可采用PMOS像素装置和n型像素装置阱以减少像素噪声。[0015]图9示出根据一些实施例的CMOS图像传感器的2×2像素区的布局图，所述CMOS图像传感器具有双像素装置阱。[0016]图10示出绘示根据一些实施例的CMOS图像传感器的偏压光电二极管掺杂阱对全阱容量的影响的曲线图。具有将光电二极管与像素装置分离的掺杂隔离结构。具有将光电二极管与像素装置分离的掺杂隔离结构。[0019]图13示出根据一些实施例的对应于上文图11或图12的图像传感器的2×2像素的一些实施例的电路图。[0020]图14示出根据一些实施例的对应于下文图15或图16的图像传感器的2×2像素的一些实施例的电路图。具有将光电二极管与PMOS像素装置分离的掺杂隔离结构。具有将光电二极管与像素装置分离的掺杂隔离结构。具有用于PMOS像素装置的双STI结构。[0024]图18示出根据一些实施例的对应于图17或图20的图像传感器的2×2像素的一些实施例的电路图。[0025]图19和图20示出根据一些额外实施例的CMOS图像传感器的布局图和横截面视图，所述CMOS图像传感器具有安置于第一n型像素装置阱内的源极跟随器晶体管和单独地安置于第二n型像素装置阱内的选择晶体管。[0026]图21示出根据一些额外实施例的CMOS图像传感器的2×4像素区的布局图，所述CMOS图像传感器具有安置于双n型像素装置阱内的PMOS像素装置。[0027]图22示出根据一些实施例的对应于图21的图像传感器的2×4像素的一些实施例的电路图。CN112490255B7[0028]图23示出根据一些额外实施例的CMOS图像传感器的2×4像素区的布局图，所述CMOS图像传感器具有安置于双n型像素装置阱内的PMOS像素装置。[0029]图24示出根据一些实施例的对应于图23的图像传感器的2×4像素的一些实施例的电路图。[0030]图25到图34示出绘示形成CMOS图像传感器的方法的横截面视图的一些实施例，所述CMOS图像传感器在光电二极管结构上具有像素装置。[0031]图35示出形成CMOS图像传感器的方法的一些实施例的流程图，所述CMOS图像传感器在光电二极管结构上具有像素装置。[0032]附图标号说明3000、3100、3200、3300:横截面视图；[0034]102:衬底；[0035]103、103a、103b、103c、103d、103e、103f、103g、103h:感测像素/单元像素；[0037]105、107、109:感测单元；[0038]106:层间介电层；[0039]108:掺杂横向隔离区；[0042]110:光电二极管掺杂区；[0043]111:深沟槽隔离结构；[0044]112、112a:浅沟槽隔离结构/介电隔离结构；[0045]112':掺杂隔离结构；[0046]114:栅极介电质；[0048]118:微透镜；[0049]120:入射辐射/入射光；[0051]124:背侧；[0053]130、130':源极/漏极区；[0054]132:掺杂垂直隔离区；[0055]134、SF:源极跟随晶体管；[0056]136、RST:复位晶体管；[0057]138:侧壁间隔物；[0058]140、SEL:行选择晶体管；[0059]142、FD:浮动扩散阱；[0060]143:阱节点；[0061]144:滤色器；8[0062]146:浮动扩散接触件；[0063]148、148':像素装置；[0064]150:栅极电极；[0065]152、152':像素装置阱；[0067]154:光电二极管阱区；[0069]602:抗反射层；[0074]1602:导电接点；[0075]1604:金属线层；[0076]1606:BEOL金属化堆叠；[0077]1802:深沟槽；[0078]2802:垂直栅极沟槽；[0079]3500:方法；[0082]Vdd:DC电压供应端；[0083]Vout:输出。具体实施方式[0084]以下公开内容提供用于实施所提供主题的不同特征的许多不同实施例或实例。下文描述组件和布置的具体实例以简化本发明。当然，这些只是实例且并不意欲为限制性的。举例来说，在以下描述中，第一特征在第二特征之上或上的形成可包含第一特征与第二特征直接接触地形成的实施例，并且还可包含额外特征可形成于第一特征与第二特征之间从而使得第一特征与第二特征可不直接接触的实施例。另外，本发明可在各种实例中重复附图标号和/或字母。此重复是出于简单和清晰的目的，且本身并不指示所论述的各种实施例和/或配置之间的关系。[0085]此外，为了易于描述，在本文中可使用例如“在…下面(beneath)”、“在…下方(below)”、“下部(lower)”、“在…上方(above)”、“上部(upper)”等空间相关术语，以描述如图中所示出的一个元件或特征相对于另一元件或特征的关系。除图中所描绘的定向外，空间相关术语意图涵盖装置在使用或操作中的不同定向。设备可以其它方式定向(旋转90度或处于其它定向),且本文中所使用的空间相关描述词因此可同样地进行解释。[0086]通常通过缩小装置几何形状来改进集成电路(integratedcircuit,IC)技术以实现较低制造成本、较高装置集成密度、较高速度以及更佳性能。然而，由于装置缩小，图像传感器的感测像素具有更小尺寸且彼此更接近，且因此导致例如像素噪声(pixelnoise)、电9荷转移(chargetransfer)能力以及全阱容量(fullwellcapacity)等像素性能特征的退化。由于可用区域有限，使用传统像素布局及结构以及实现良好像素性能变得具有挑战性。[0087]本发明涉及一种包括改进的感测像素(sensingpixel)结构的CMOS图像传感器，以及一种相关形成方法。CMOS图像传感器具有将光电二极管(photodiode)与像素装置分离的掺杂隔离结构(dopedisolationstructure)。光电二极管远离衬底的前侧布置在衬底内。像素装置安置于上覆光电二极管的衬底的前侧处且通过掺杂隔离结构与光电二极管分离。相较于其中光电二极管的上部部分通常布置在衬底的前侧的顶面处的先前图像传感器设计，现在光电二极管布置成远离顶面且为像素装置留出更多空间。因此，较大像素装置可布置在感测像素中，且可改进较短沟道效应(shortchanneleffect)和噪声级(noise[0088]图1示出根据一些实施例的CMOS图像传感器的横截面视图100,所述CMOS图像传感器具有上覆光电二极管104的像素装置148.掺杂垂直隔离区132和掺杂横向隔离区108一起充当掺杂隔离结构且将像素装置148与光电二极管104分离。在一些实施例中，如图2中所102可包括任何类型的半导体主体(例如硅/CMOS块体、SiGe、SOI等),例如半导体晶圆或晶圆(wafer)上的一或多个管芯，以及任何其它类型的半导体及/或形成于其上和/或以其它方式与其相关联的外延层。作为一实例，衬底102可具有在约2微米(micrometer,μm)到约10微米范围内的深度。光电二极管掺杂区110安置于衬底102内，且由衬底102的光电二极管阱区(photodiodewellregion)154包围。光电二极管掺杂区110和衬底102可在P-N结的界面处接合且被配置成将辐射转换成电信号。[0089]垂直转移栅极电极(verticaltransfergateelectrode)116从衬底102的前侧122安置到衬底102内的垂直转移栅极电极116的底面116b。垂直转移栅极电极116通过栅极介电质114与衬底102分离。在一些实施例中，栅极介电质114邻接掺杂垂直隔离区132的侧壁和掺杂横向隔离区108的侧壁。底面116b可定位于垂直地在掺杂横向隔离区108的顶面108t与底面108b之间的第一位置处。[0090]浮动扩散阱(floatingdiffusionwell)142安置于与掺杂垂直隔离区132相对的垂直转移栅极电极116的另一侧上的衬底102内。在一些实施例中，掺杂垂直隔离区132包围垂直转移栅极电极116且其侧壁直接地接合浮动扩散阱142的侧壁。不同接点可布置在对应装置结构上。举例来说，浮动扩散接点146可安置于浮动扩散阱142的上表面上。[0091]像素装置阱152安置于掺杂横向隔离区108上。像素装置阱152可通过掺杂横向隔离区108与光电二极管掺杂区110分离。浅沟槽隔离(shallowtrenchisolation,STI)结构112从衬底102的前侧122到像素装置阱152内的底面112s安置于像素装置阱152内。STI结构112的底面112s可定位于相比于掺杂横向隔离区108的顶面108t垂直地更靠近衬底102的前侧122的位置处。作为一实例，STI结构112可具有在约50纳米(nanometer,nm)到约500纳米范围内的深度。在一些实施例中，STI结构112包括介电质填充层(例如氧化层)。像素装置148安置于像素装置阱152内的衬底102的前侧122处，且直接地上覆光电二极管掺杂区110。像素装置148包括安置于衬底102上方的栅极电极150以及安置于衬底102内的一对源极/漏极(source/drain,S/D)区(未示出)。[0092]深沟槽隔离(deeptrenchisolation,DTI)结构111安置于衬底102中，从背侧124延伸到衬底102内的位置。在一些实施例中，DTI结构111具有与光电二极管掺杂区110的顶面及掺杂横向隔离区108的底面108b共用共有平面的顶面。DTI结构111和光电二极管掺杂区110可具有大体上彼此相等的深度。作为一实例，DTI结构111和光电二极管掺杂区110可分别具有在约2微米到约10微米范围内的深度。在一些实施例中，DTI结构111包括介电质填充层(例如氧化层)。[0093]在一些实施例中，掺杂横向隔离区108邻接光电二极管掺杂区110的顶面，还可用充当用于光电二极管掺杂区的钉扎植入层(pinnedimplantlayer)且阻断来自硅表面的暗电流。掺杂横向隔离区108可以是重掺杂(heavilydoped)的(例如具有在毫欧姆/厘米范围内的电阻率下降)。[0094]图2示出根据一些实施例的CMOS图像传感器的2×2像素区的布局图200。术语“像素”是指含有用于将电磁辐射转换成电信号的特征(例如光检测器和各种电路，其可包含各种半导体装置)的单位单元。在所描绘实施例中，每个像素可包含光检测器(photodetector)(例如光门型光检测器(photogate-typephotodetector)),以用于记录光(辐射)的强度或亮度。每个像素还可包含各种半导体装置，例如各种晶体管，包含转移晶体管(transfertransistor)、复位晶体管(resettransistor)、源极跟随器晶体管(source-follower输入和/或输出可耦合至像素阵列以为像素提供操作环境并支持与像素的外部通信。举例来说，像素阵列可与读出电路和/或控制电路耦合。作为一实例，感测像素103可具有在约0.5微米到约10微米范围内的大小。如果未另外规定，那么下文尺寸实例全部基于此像素大小。图1可描述为沿图2的线A-A’的横截面视图，但应了解，图1中所示的一些特征也可为独立的且因此并不受图2中所示的特征限制。如图中2中所示，四个感测像素103a、感测像素103b、感测像素103c、感测像素103d可共用一个浮动扩散阱142及一组像素装置(呈现为图1中的像素装置148)。像素装置可以是源极跟随器晶体管134、复位晶体管136或行选择晶体管140,且可分别包括安置于像素装置阱152上的栅极电极150以及安置于像素装置阱152内的一对源极/漏极(S/D)区130。根据布局图，垂直转移栅极电极116可具有五边形形状。垂直转移栅极电极116还可以是其它多边形形状。不同接点可布置在对应装置结构上。实例接点感测像素103d的外周区域处。[0095]图3示出根据一些实施例的由重复2×2像素区阵列制成的感测阵列的布局图300。感测像素103a、感测像素103b、感测像素103c、感测像素103d以及对应电路可构成感测像素103。感测单元可成行重复且扩大作为感测单元105、感测单元107以及感测单元109作为实[0096]图4示出根据一些实施例的感测像素103aCMOS图像传感器的横截面视图400,所述CMOS图像传感器具有将光电二极管与像素装置分离的掺杂隔离结构。光电二极管104可包括安置于衬底102的光电二极管阱区154内的光电二极管掺杂区110。浮动扩散阱142安置于光电二极管104旁边的衬底102内。垂直转移栅极电极116安置到浮动扩散阱142与光电二极管掺杂区之间的衬底102中。光电二极管掺杂区110和衬底102可彼此接触并在相接界面处形成P-N结。光电二极管掺杂区110可安置于垂直转移栅极电极116下面。光电二极管掺杂区110的顶面可比垂直转移栅极电极116的底面距衬底的前侧122更远。在远离浮动扩散阱11142的感测像素103a的外周区域处，STI结构112经安置上覆光电二极管掺杂区110和垂直转移栅极电极116。掺杂垂直隔离区132安置于STI结构112与垂直转移栅极电极116之间。像素装置148安置于像素装置阱152上的STI结构112外部。掺杂垂直隔离区132将垂直转移栅极电极116与像素装置阱152分离。在一些实施例中，像素装置阱152覆盖STI结构112的整个底[0097]多个滤色器(colorfilters)144布置在衬底102的背侧124上。所述多个滤色器144分别被配置成传输特定波长的入射辐射或入射光120。举例来说，第一滤色器(例如，红色滤色器)可传输具有第一范围内的波长的光，而第二滤色器可传输具有第二范围内的波长的光，所述第二范围与所述第一范围不同。在一些实施例中，所述多个滤色器144可布置在上覆衬底102的栅极结构内。在一些实施例中，栅极结构可包括介电材料。[0098]在一些实施例中，抗反射层602安置于滤色器144与衬底102之间。在一些实施例oxide,HfSi0)、氧化铪铝(hafniumaluminumoxide,HfA10)或氧化铪钽(hafniumtantalumoxide,HfTaO)或其组合。多个微透镜118可被布置在所述多个滤色器144上。相应微透镜118与滤色器144对准并上覆于感测像素103。在一些实施例中，多个微透镜118具有邻接多个滤色器144的大体上平坦的底面和弯曲的上表面。弯曲的上表面被配置成聚焦入射辐射或入射光120(例如，朝向下伏感测像素103的光)。在CMOS图像传感器的操作期间，通过微透镜118将入射辐射或入射光120聚焦到下伏感测像素103。当足够能量的入射辐射或入射光照射光电二极管104时，其产生电子-空穴对，所述电子-空穴对产生光电流。值得注意的是，尽管图4中微透镜118经绘示为固定到图像传感器上，但应了解，图像传感器可不包含微透镜，且可稍后在单独制造活动中将微透镜附接至图像传感器。[0099]在一些实施例中，后段工艺(back-end-of-the-line,BEOL)金属化堆叠可被布置在衬底102的前侧122上。BEOL金属化堆叠包括多个金属内连层，所述多个金属内连层布置在一或多个层间介电(inter-leveldielectric,ILD)层106内。ILD层106可包括低k介电层(即，介电常数小于约3.9的介电质)、超低k介电层或氧化物(例如氧化矽)中的一或多个。导电接点1602被布置在ILD层106内。导电接点1602从转移栅极电极116和浮动扩散阱142延伸到一或多个金属线层1604。在各种实施例中，导电接点1602可包括导电金属，例如铜或钨。[0100]掺杂横向隔离区108可安置于像素装置阱152下面，且可覆盖像素装置阱152的整个底面。光电二极管掺杂区110和DTI结构111安置于掺杂横向隔离区108正下方。掺杂横向隔离区108可覆盖光电二极管掺杂区110的顶面且充当钉扎层且部分未耗尽以制得较大P-N结电容。掺杂横向隔离区108还可用以将光电二极管与像素装置隔离，且此外阻断来自硅表面的暗电流。[0101]图5示出根据一些实施例的CMOS图像传感器的2×2像素区的布局图500,所述布局图特定绘示掺杂横向隔离区108的横向覆盖区。图6示出根据一些实施例的CMOS图像传感器的2×2像素区的布局图600,所述布局图特定绘示掺杂垂直隔离区132的横向覆盖区。如图5中所示，掺杂横向隔离区108包围四个感测像素103a、感测像素素103d的外周区域且延伸以与例如源极跟随器晶体管134、复位晶体管136以及行选择晶体管140的像素装置148横向交叠。上文参考图1和图2描述更详细描述的CMOS图像传感器的实例。在一些实施例中，掺杂横向隔离区108可通过p型掺杂剂重掺杂。p型掺杂浓度可在约le17到约1e19/cm³范围内。在一些实施例中，掺杂横向隔离区108还充当钉扎层(部分未耗尽以制得较大pn结电容),且用以将光电二极管掺杂区110(n型)与像素装置148(例如n型)隔离，且此外用以阻断来自硅表面的暗电流。掺杂横向隔离区108与垂直转移栅极电极116之间的距离在约-50纳米(交叠)到约250纳米范围内。[0102]如图6中所示，掺杂垂直隔离区132包围垂直转移栅极电极116的侧壁且留出浮动扩散阱142的一侧。垂直转移栅极电极116可具有衬底的前侧122上方的上部部分，所述上部部分比衬底102的前侧122下方的下部部分更宽(参见图1中的示例性横截面视图)。掺杂垂直隔离区132邻接下部部分的侧壁且因此可安置于上部部分下面且横向地与顶部部分的边界部分交叠，如图6所示。掺杂垂直隔离区132可重掺杂有p型掺杂剂，且可具有几乎等于或大于垂直转移栅极深度的结深度。p型掺杂浓度大体上在1e17到1e19/cm³范围内。宽度可为至少约50纳米。[0103]图7示出根据一些实施例的CMOS图像传感器的横截面视图700,所述CMOS图像传感器具有在转移栅极电极下方的一对掺杂区。如图7中所示，高剂量N型区128可大体上安置于垂直转移栅极电极116的底部下方以改进迟滞和抗高光溢出(anti-blooming)。n型峰掺杂浓度大体上在约5e16到约le18/cm³范围内。高剂量N型区128与垂直转移栅极电极116之间的距离在0纳米到100纳米范围内。因此，垂直转移栅极电极116的电荷转移能力经交换以提高全阱容量。[0104]图8示出根据一些实施例的CMOS图像传感器的2×2像素区的布局图800。如图8中所示，可采用具有n型阱的PMOS像素装置148'(例如，源极跟随器晶体管134、行选择晶体管140以及复位晶体管136)以减少像素噪声。像素装置148'的S/D区130的宽度可与连接像素装置阱152横向交叠以维持S/D区130到像素装置阱152的较小电阻。像素装置148’和连接像素装置阱的交叠宽度d1大于50纳米。通过绝缘体膜(例如STI结构112)将像素装置阱152与S/D区130电分离。像素装置阱152与S/D区130之间的隔离绝缘体膜的宽度d2小于其它隔离区域的宽度，例如行选择晶体管140与复位晶体管136之间的宽度d2a或像素装置148与掺杂垂直隔离区132之间的宽度d2b。[0105]图9示出根据一些实施例的CMOS图像传感器的2×2像素区的布局图900,所述CMOS图像传感器具有双像素装置阱。如图9中所示，采用具有双n型像素装置阱152a和双n型像素晶体管136)以改进转换增益。用于源极跟随器晶体管134的第一n阱152a与用于复位晶体管136的第二n型像素装置阱152b不同。可将第一n阱152a连接至源极跟随器晶体管134或选择晶体管装置140的S/D区130。[0106]图10示出绘示根据一些实施例的CMOS图像传感器的偏压光电二极管掺杂阱对全阱容量的影响的曲线图1000。在一些实施例中，将光电二极管p型阱(例如图1或图4中的光电二极管阱区154)与像素装置阱(例如图1或图4中的像素装置阱152)分离。光电二极管p型阱(例如图1或图4中的光电二极管阱区154)可经负偏压，且电荷整合期间的转移栅极偏压等于或低于p型阱偏压，使得抑制来自转移栅极的暗电流。负p型阱偏压有益于全阱容量提高。如图10中的点1002所示，光电二极管阱区的-1.0伏偏压可等于70%全阱容量增大。[0107]图11示出根据一些实施例的CMOS图像传感器的横截面视图1100,所述CMOS图像传136、行选择晶体管140以及源极跟随器晶体管134)可以是嵌入于p型像素装置阱152中的NMOS装置。可通过STI结构112将复位晶体管136与行选择晶体管134分离。行选择晶体管140和源极跟随器晶体管134的S/D区130可耦合至对应偏压节点或述的介电STI结构112,可从衬底102的前侧122将掺杂隔离结构112’安置于p型像素装置阱[0109]图13示出根据一些实施例的对应于上文图11或图12的图像传感器的2×2像素的或远离其的一个扩散长度中出现吸收，那么通过耗尽区的内置电场从结中清除此电子-空流。穿过光电二极管104的总电流是暗电流(在没有光的情况下产生的电流)和光电流的总电极VTX4)将光电二极管104电性连接到浮动扩散阱142(以及图13和一些以下图式中的浮电极116将电荷从光电二极管104选择性地转移到浮动扩散阱142。复位晶体管136(以及图13和一些以下图式中的复位晶体管RST)电性连接于DC电压供应端Vdd与浮动扩散阱142之图式中的源极跟随器晶体管SF)电性连接于Vdd与输出Vout之间，且通过浮动扩散阱142来闸控以准许观测到浮动扩散阱142处的电荷层级而不需去除电荷。行选择晶体管140(以及图13和一些以下图式中的行选择晶体管SEL)电性连接于源极跟随器晶体管134与输出Vout传感器通过积聚与光强度成比例的电荷来记录入射到光电二极管104上的光的强度。在预晶体管140被激活且通过激活转移栅极电极116持续预定转移时间段来将光电二极管104的电荷被转移，输出Vout处的电压改变，通过为减小。在预定转移时间段后，输出Vout处观测到的电压变化与光电二极管104处记录光的强度成比例。[0111]图14示出根据一些实施例的对应于下文图15或图16的图像传感器的2×2像素的一些实施例的电路图1400。像素传感器的光电二极管PD1到光电二极管PD4可代表图4的感测像素103a的光电二极管104或上文所描述的图像传感器的其它实施例。相较于图13中所示的电路图，像素装置(例如复位晶体管136、行选择晶体管140以及源极跟随器晶体管134)[0112]图15示出根据一些实施例的CMOS图像传感器的横截面视图1500,所述CMOS图像传感器具有将光电二极管104与PMOS像素装置148’分离的介电隔离结构112。相较于图11中所示的CMOS图像传感器，像素装置(例如复位晶体管136、行选择晶体管140以及源极跟随器晶体管134)可以是具有嵌入于n型像素装置阱152’中的p型S/D区130'的PMOS装置。像素装置阱152'的接触区1520可重掺杂有n型掺杂剂。可通过STI结构112将复位晶体管136与行选择晶体管140和源极跟随器晶体管134分离。行选择晶体管140和源极跟随器晶体管134的S/D区130'可耦合至对应偏压节点或输出节点。[0113]图16示出根据一些实施例的CMOS图像传感器的横截面视图1600,所述CMOS图像传感器具有用于PMOS像素装置148’的双n型阱结构。PMOS像素装置148’可包括复位晶体管136、行选择晶体管140以及源极跟随器晶体管134,其中p型S/D区130'嵌入于多个n型像素装置阱152a、n型像素装置阱152b中。作为一实例，行选择晶体管140、源极跟随器以及第一接触区1520a可安置于第一n型像素装置阱152a内。复位晶体管136和第二接触区阱152a、n型像素装置阱152b可耦合至如图式中所示的对应偏压节点或输出节点。[0114]图17示出根据一些实施例的CMOS图像传感器的横截面视图1700,所述CMOS图像传感器具有用于PMOS像素装置148'的双STI结构。第一STI结构112a安置于PMOS像素装置148'的外周区域处。第一STI结构112a还可安置于各种像素装置之间且将各种像素装置隔离。举例来说，第一STI结构112a可将复位晶体管136与行选择晶体管140隔离。第一STI结构112a具有距衬底102的前侧122的第一深度。第一深度可大体上等于第一n型像素装置阱152a和第二n型像素装置阱152b的深度。第一STI结构112a可到达掺杂横向隔离区108的顶面上。第二STI结构112b经安置以将PMOS像素装置148’与n型像素装置阱152a、n型像素装置阱152b的接触区隔离。举例来说，第二STI结构112b可安置于行选择晶体管140的S/D区130'与第一n型像素装置阱152a的第一接触区1520a之间且将行选择晶体管140的S/D区130’与第一n型像素装置阱152a的第一接触区1520a隔离。第二STI结构112b还可安置于复位晶体管136的S/D区130’与第二n型像素装置阱152b的第二接触区1520b之间且将复位晶体管136的S/D区130’与第二n型像素装置阱152b的第二接触区1520b隔离。第二STI结构112b具有距衬底102的前侧122的第二深度。第二深度小于第一深度。[0115]图18示出根据一些实施例的对应于下文图19或图20的图像传感器的2×2像素的一些实施例的电路图。像素传感器的光电二极管PD1到光电二极管PD4可代表图4的感测像素103a的光电二极管104或上文所描述的图像传感器的其它实施例。相较于图14中所示的电路图，例如复位晶体管136、行选择晶体管140以及源极跟随器晶体管134等像素装置可以20中的n型像素装置阱152a)和第二n型像素装置阱NW2(图19或图20中的n型像素装置阱152b)中。[0116]图19和图20示出根据一些额外实施例的CMOS图像传感器的布局图1900和横截面视图2000,所述CMOS图像传感器具有安置于第一n型像素装置阱152a内的源极跟随器晶体管134和单独地安置于第二n型像素装置阱152b内的选择晶体管140。可通过STI结构112将可布置在图像传感器的2×2像素的同一侧上，因此源极跟随器晶体管134可仅布置在图像一实例，八个单元像素103a到单元像素103h共用安置于第一n型像素装置阱152a内的选择晶体管140和源极跟随器晶体管134以及安置于第二n型像素装置阱152b内的复位晶体管安置于第一2×2单元像素103a到单元像素103d集合与第二2×2单元像素103e到单元像素阱152b可安置于与第一2×2单元像素103a到单元像素103d集合相对的第二2×2单元像素侧122形成。可通过执行蚀刻工艺以在CMOS图像传感器的感测像素的外周区域处形成浅沟工艺(etchingbackprocess)来蚀刻并暴露出衬底102的顶面。[0121]如图26的横截面视图2600中所示，将第一掺杂剂植入到衬底102中以形成具有第衬底102的前侧122处的浮动扩散阱142。第一掺杂剂可包括第二掺杂类型(例如，n型掺杂光电二极管掺杂区接触衬底102或掺杂阱以形成光电二极管104.光电二极管掺杂区110可经形成远离衬底102的前侧122。光电二极管掺杂区110可经形成以具有比STI结构112的底面更深深度的顶面。[0122]如图27的横截面视图2700中所示，形成具有第一掺杂类型(例如，p型)的不同掺杂区。这些掺杂区的浓度可在约1e15到约1e18/cm³范围内。掺杂横向隔离区108形成于光电二极管与像素装置区之间，且掺杂浓度大体上在约1e17到约1e19/cm³范围内。掺杂垂直隔离区132由衬底102的前侧122形成。掺杂横向隔离区108可形成为未耗尽的，随后可通过像素p型阱电极来偏压。因此，p-n结电容增大。掺杂垂直隔离区132可经形成包围除浮动扩散侧以外的待形成的垂直转移栅极侧壁，且因此在读出期间抑制耗尽区延伸到像素装置区。像素装置阱掺杂浓度及光电二极管掺杂浓度大体上在1e16到1e18/cm³范围内，且低于掺杂横向隔离区108和掺杂垂直隔离区132。[0123]如图28的横截面视图2800中所示，垂直栅极沟槽2802经形成从衬底102的前侧延形成于p型区下方以改进迟滞且在读出期间得到光电二极管到浮动扩散的电位梯度。[0124]如图29的横截面视图2900中所示，垂直转移栅极层经图案化以形成转移栅极电极116以及用于像素装置148(例如源极跟随器晶体管134、复位晶体管136和/或行选择晶体管140)的栅极结构，所述像素装置形成于衬底102的前侧122上方。可通过将栅极介电膜和栅极电极膜沉积在衬底102上方来形成栅极结构。栅极介电膜和栅极电极膜随后经图案化以形成栅极介电层和栅极电极。侧壁间隔物138可形成于栅极电极的外部侧壁上。在一些实施例中，可通过将氮化物沉积到衬底102的前侧122上且选择性地蚀刻氮化物以形成侧壁间隔物138来形成侧壁间隔物138。[0125]如图30的横截面视图3000中所示，执行多种植入工艺(implantationprocess)。在衬底102的前侧122内执行植入工艺以沿转移栅极电极116的一侧形成浮动扩散阱142。在像素装置148(例如源极跟随器晶体管134、复位晶体管136和/或行选择晶体管140)的栅极结构的旁侧形成S/D区130。在一些实施例中，可使用图案化掩模植入第二掺杂剂以形成从前侧122延伸到衬底102的第一深度中的掺杂横向隔离区108。第二掺杂剂物质可包括第一掺杂类型(例如，p型掺杂剂，例如硼)。掺杂横向隔离区108可具有比掺杂阱更大的掺杂浓度。掺杂横向隔离区108的实例掺杂浓度可在约10¹⁶/cm³到约10¹⁸/cm³范围内。浮动扩散阱142和S/D区130的实例掺杂浓度可在约10¹/cm³到约10²¹/cm³范围内。在一些实施例中，可根据包括光阻的图案化的掩模层(未示出)选择性地植入衬底102。[0126]如图31的横截面视图3100中所示，BEOL金属化堆叠1606可形成于衬底102的前侧122上方，所述BEOL金属化堆叠包括布置在ILD层106内的多个金属内连层。在一些实施例中，BEOL金属化堆叠1606可通过在衬底102的前侧122上方形成ILD层106而形成，所述ILD层包括一或多个ILD材料层。随后蚀刻ILD层106以形成介层孔和/或金属沟槽。接着用导电材料填充介层孔和/或金属沟槽以形成多个金属内连层。在一些实施例中，可通过物理气相沉积技术(例如，PVD、CVD等)来沉积ILD层。多个金属内连层可使用沉积工艺和/或镀覆工艺ILD层可随后接合到操控衬底(未示出)或用于堆叠结构的任何其它功能性衬底。在一些实施例中，接合工艺可使用布置在ILD层与操控衬底之间的中间接合氧化层。在一些实施例中，接合工艺可包括熔融接合工艺。[0127]如图32的横截面视图3200中所示，衬底102经翻转用于在与前侧122相对的背侧124上进一步处理。衬底102经薄化且可暴露出光电二极管掺杂区的背侧。作为一实例，薄化的衬底102可具有在约2微米到约10微米范围内的厚度。在一些实施例中，可通过蚀刻半导体衬底的背侧124来使衬底102薄化。在其它实施例中，可通过机械打磨半导体衬底的背侧124来使衬底102薄化。[0128]如图33的横截面视图3300中所示，选择性地蚀刻衬底102以在衬底102的背侧124内形成深沟槽隔离结构。在一些实施例中，可通过形成掩模层到衬底102的背侧124上来蚀刻衬底102.随后衬底102暴露于未由掩模层覆盖的区域中的蚀刻剂。蚀刻剂蚀刻衬底102以形成深沟槽1802,所述深沟槽延伸到到达和/或通过STI结构112的底面的位置。介电填充层经形成以填充深沟槽。[0129]如图34的横截面视图3400中所示，多个滤色器144可随后形成于衬底102的背侧124上方。抗反射层602可形成于滤色器144与衬底102之间。在一些实施例中，可通过形成滤色层且图案化所述滤色层来形成多个滤色器144.滤色层是由允许传输辐射(例如，光)的材料形成，所述辐射具有特定范围的波长同时阻断特定范围外的波长的光。另外，在一些实施例中，滤色层在形成之后经平面化。多个微透镜118可形成于多个滤色器上方。在一些实施例中，可通过将微透镜材料沉积在多个滤色器上方(例如，通过旋涂方法或沉积工艺)来形成多个微透镜。具有弯曲上表面的微透镜模板在微透镜材料上方经图案化。在一些实施例中，微透镜模板可包括使用分布曝光光剂量的光阻材料(例如，对于负光阻，在曲率的底部处曝光较多光且在曲率的顶部处曝光较少光),显影以及烘烤以形成圆形形状。接着根据微透镜模板通过选择性蚀刻微透镜材料来形成多个微透镜。传感器具有将光电二极管与像素装置分离的掺杂隔离结构。尽管所公开的方法3500在本文中经示出且描述为一系列动作或事件，但应了解，不应以限制意义来解译此类动作或事件的所示出的排序。举例来说，除本文中所示出和/或所描述的动作或事件之外，一些动作可与其它动作或事件以不同次序和/或同时出现。另外，可能需要并非所有的所示出动作以实施本文中的描述的一或多个方面或实施例。此外，本文中所描绘的动作中的一个或多个可以一个或多个单独动作和/或阶段进行。[0131]在动作3502处，提供衬底。具有第一掺杂类型(例如，p型)的掺杂阱可形成于外延层内作为待形成的P-N结光电二极管的第一区域。随后，第一浅沟槽隔离(STI)结构和第二STI结构由衬底的前侧形成。图25示出对应于一些实施例的横截面视图，所述一些实施例对应于动作3502。[0132]在动作3504处，将第一掺杂剂植入到衬底中以形成掺杂区，所述掺杂区包含衬底内的光电二极管掺杂柱和衬底的前侧的浮动扩散阱。图26示出对应于一些实施例的横截面视图，所述一些实施例对应于动作3504。[0133]在动作3506处，掺杂横向隔离区形成于光电二极管与像素装置区之间，且掺杂垂直隔离区由衬底的前侧形成。图27示出对应于一些实施例的横截面视图，所述一些实施例对应于动作3506。[0134]在动作3508处，垂直栅极沟槽经形成从衬底的前侧延伸。一对掺杂区可形成于垂直栅极沟槽下方。图28示出对应于一些实施例的横截面视图，所述一些实施例对应于动作[0135]在动作3510处，转移栅极电极和用于像素装置(例如源极跟随器晶体管、复位晶体管和/或行选择晶体管)的栅极结构形成于衬底的前侧上方。用于像素装置的栅极结构形成于STI结构之间。可通过将栅极介电膜和栅极电极膜沉积在衬底上方来形成栅极结构。栅极介电膜和栅极电极膜随后经图案化以形成栅极介电层和栅极电极。侧壁间隔物可形成于栅极电极的外部侧壁上。图29示出对应于一些实施例的横截面视图，所述一些实施例对应于动作3510。[0136]在动作3512处，执行多种植入工艺。在衬底的前侧内执行植入工艺以沿转移栅极电极的一侧形成浮动扩散阱。在用于像素装置的栅极结构的旁侧形成S/D区。图30示出对应于一些实施例的横截面视图，所述一些实施例对应于动作3512。[0137]在动作3514处，包括布置在ILD层内的多个金属内连层的BEOL金属化堆叠可形成于衬底的前侧上方。图31示出对应于一些实施例的横截面视图，所述一些实施例对应于动作3514。[0138]在动作3516处，衬底经翻转以在与前侧相对的背侧上进一步处理。衬底经薄化且可暴露出P-N结光电二极管掺杂柱的背侧。图32示出对应于一些实施例的横截面视图，所述一些实施例对应于动作3516。[0139]在动作3518处，选择性地蚀刻衬底以在衬底的背侧内形成深沟槽隔离结构。图33示出对应于一些实施例的横截面视图，所述一些实施例对应于动作3518。[0140]在动作3520处，滤色器和微透镜形成于半导体衬底的背侧上方。图34示出对应于一些实施例的横截面视图，所述一些实施例对应于动作3520。感器具有将光电二极管与像素装置分离的掺杂隔离结构。DTI结构包括填塞深沟槽的侧壁表面的掺杂层以及填充深沟槽的其余空间的介电层。通过形成直接地上覆DTI结构的所公开的像素装置，减少较短沟道效应，这是因为用于像素装置的空间且还因为像素装置下面底具有第一掺杂类型且具有前侧和与所述前侧相对的背侧。光电二极管掺杂区具有与所述第一掺杂类型相对的第二掺杂类型且安置于所述衬底内。垂直转移栅极电极从所述衬底的前侧垂直地延伸到所述衬底内的第一位置且通过栅极介电质与所述衬底分离。掺杂横向隔离区安置于所述光电二极管掺杂区上。像素装置阱安置于所述掺杂横向隔离区上。像素装置安置于所述衬底的所述前侧处的所述像素装置阱上，所述像素装置包括安置于所述衬底上的栅极电极以及安置于所述衬底内的一对源极/漏极(S/D)区。[0143]在一些实施例中，所述的CMOS图像传感器进一步包括：掺杂垂直隔离区，从所述衬底的所述前侧垂直地延伸并到达所述掺杂横向隔离区上；其中所述掺杂垂直隔离区及所述掺杂横向隔离区将所述像素装置阱与所述光电二极管掺杂区分离。在一些实施例中，所述掺杂垂直隔离区及所述掺杂横向隔离区将所述像素装置阱与所述光电二极管掺杂区分离。在一些实施例中，所述的CMOS图像传感器进一步包括：浮动扩散阱，安置于与所述掺杂垂直隔离区相对的所述垂直转移栅极电极的另一侧上的所述衬底内。在一些实施例中，所述浮动扩散阱具有从所述衬底的所述前侧处的顶面到远离所述衬底的所述前侧的底面的呈梯度减小的掺杂浓度。在一些实施例中，所述的CMOS图像传感器进一步包括：浅沟槽隔离(STI)结构，位于所述像素装置与所述垂直转移栅极电极之间，从所述衬底的所述前侧延伸到所述像素装置阱内的位置。在一些实施例中，所述浅沟槽隔离结构具有底面，所述底面定位在比所述掺杂横向隔离区的位置更浅的所述衬底内的位置处。在一些实施例中，所述像素装置的所述源极/漏极区具有底面，所述底面定位在高于所述浅沟槽隔离结构的所述底面的所述衬底的位置处。在一些实施例中，所述的CMOS图像传感器进一步包括：第一VTX掺杂区，包围所述垂直转移栅极电极的下部部分；以及第二VTX掺杂区，安置于所述第一VTX掺杂区下面且邻接所述第一VTX掺杂区；其中所述第二VTX掺杂区具有与所述第一VTX掺杂区相对的掺杂类型。在一些实施例中，所述第一VTX掺杂区及所述第二VTX掺杂区具有与所述光电二极管掺杂区的侧壁表面垂直对准的侧壁表面。在一些实施例中，所述掺杂横向隔离区及所述像素装置阱具有所述第一掺杂类型。在一些实施例中，所述像素装置是源极跟随器晶体管、复位晶体管或行选择晶体管。在一些实施例中，所述光电二极管掺杂区及所述衬底在P-N结的界面处接合且被配置成将辐射转换成电信号。在一些实施例中，所述辐射从所述衬底的所述背侧进入。在一些实施例中，所述的CMOS图像传感器进一步包括：深沟槽隔离(DTI)结构，包围所述光电二极管掺杂区且通过所述衬底与所述光电二极管掺杂区分离；其中所述光电二极管掺杂区的顶面及所述深沟槽隔离结构的顶面是共面的，且所述光电二极管掺杂区的底面及所述深沟槽隔离结构的底面是共面的。[0144]在一些替代实施例中，本发明涉及一种CMOS图像传感器。图像传感器包括p型衬底，所述p型衬底具有前侧以及与所述前侧相对的背侧。n型光电二极管区安置于所述p型衬底内且与所述p型衬底直接接触。垂直转移栅极电极从所述p型衬底的所述前侧垂直地延伸到所述p型衬底内的第一位置且通过栅极介电质与所述p型衬底离。p型横向隔离区安置于所述n型光电二极管区上。p型垂直隔离区从所述p型衬底的所述前侧垂直地延伸且到达所述p型横向隔离区上。[0145]在一些实施例中，所述的CMOS图像传感器进一步包括：深沟槽隔离(DTI)结构，包围所述n型光电二极管区但通过所述p型衬底与所述n型光电二极管区分离；其中所述p型横向隔离区与所述n型光电二极管区、所述p型衬底以及所述深沟槽隔离结构直接接触，且沿所述n型光电二极管区、所述p型衬底以及所述深沟槽隔离结构横向地延伸。在一些实施例中，所述p型横向隔离区及所述p型垂直隔离区具有大体上相同的掺杂浓度，所述掺杂浓度大于所述p型衬底的浓度的10倍。在一些实施例中，所述的CMOS图像传感器进一步包括：p型像素装置阱，安置于所述p型横向隔离区上；以及像素装置，安置于所述p型衬底的所述前侧处的所述p型像素装置阱上，所述像素装置包括安置于所述p型衬底上的栅极电极以及安置于所述p型衬底内的一对源极/漏极(S/D)区。[0146]在其它实施例中，本发明涉及一种形成图像传感器的方法。方法包括从衬底的前侧在像素区的外周处形成浅沟槽隔离(STI)结构以及从衬底的所述前侧形成所述像素区的光电二极管的光电二极管掺杂区。所述方法进一步包括在所述光电二极管掺杂区及所述衬底上形成掺杂横向隔离区和掺杂垂直隔离区，以及在所述掺杂垂直隔离区旁边形成垂直转移栅极结构以及在与所述掺杂垂直隔离区相对的所述垂直转移栅极结构的一侧处形成浮动扩散阱。所述方法进一步包括在与所述垂直转移栅极结构相对的所述掺杂垂直隔离区的一侧上的所述衬底的所述前侧上形成像素装置以及形成深沟槽隔离(DTI)结构，所述深沟槽隔离结构从所述衬底的背侧延伸到衬底中，包围所述光电二极管掺杂区且通过所述衬底与所述光电二极管掺杂区分离。[0147]前文概述若干实施例的特征使得本领域的技术人员可更好