功率半导体器件原理及设计课件 ch5 功率power mosfet25

功率半导体器件Ch5功率MOSFET

(PowerMOSFET)电子工程系2025·春2封装结构外形

31.MOSFET结构(动画演示)2.MOSFET的工作原理(动画演示)MOSFET基础知识回顾3.MOSFET导通必须同时满足的两个条件：(1)源极和漏极相连(UGS>UT)

；(2)漏极比源极的电位高(UDS>0V)。功率MOSFET一般采用N沟常闭型(增强型)结构4功率MOS场效应晶体管

（PowerMOS

FieldEffectTransistor）功率MOSFET是70年代在普通MOSFET的基础上发展起来，主要作为功率开关使用。功率MOSFET具有输入阻抗高、功率增益高、热稳定性好等优点。由于它是多子器件，导通状态下内部不存在电导调制效应，因此导通电阻较大。与普通MOSFET不同,功率MOSFET着重发展和提高其功率特性，即增大工作电压和工作电流。所以,功率MOSFET的发展主要是围绕如何解决耐压和功耗之间的矛盾

产生了许多新结构。5内容提要§5.1结构分类与特点§5.2工作原理与I-V特性*§5.3静态与动态特性分析

§5.4安全工作区(SOA)与静电防护§5.5应用要求与设计考虑§5.6特点及适用范围

6现有的功率MOSFET一般采用纵向结构(VMOS),S、D分别在两个表面，电流垂直流过

适用于分立器件。VVMOS(VerticalV-grooveMOS)VUMOS(VerticalU-grooveMOS)EXTFET(ExtendedtrenchMOSFET)VDMOS(VerticalDouble-diffusionMOS)超结MOS(SuperJunctionMOS)纵向结构一.功率MOSFET的结构分类横向：

LDMOS(LateralDouble-diffusionMOS)§5.1结构分类与特点功率MOSFET最早采用横向结构(LDMOS)，S、D在同一表面，电流水平流过

适用于功率集成电路(PIC);功率MOSFET电流流向7二、LDMOSFET与普通MOSFET的区别1.导通条件：UGS>UT,UDS>0Vn+n+nsub-pSDGLDMOSFET漂移区普通MOSFETGpsubn+n+SD沟道UDS>0VUGS>UTUDS>0VUGS>UT积累区沟道8n+n+n-pSDGLDMOS结构沟道漂移区L1).在沟道与漏极之间增加了一个相当长的n-漂移区以承受较高的UDS，因而不会产生击穿或沟道穿通。2).沟道长度L由两次扩散的结深来控制，不受光刻精度的限制，故L可以做得很小。因此，只要设法增大沟道宽度，电流容量就可提高。缺点：LDMOS横向导电占用面积大,芯片有效利用率低VMOS结构2.LDMOS的结构特点为什么？9栅极结构耐压结构VDMOS超结MOS常规耐压结构平面栅结构planargate沟槽栅结构trenchgateVVMOSVUMOSEXTFETSGTMOS超结MOSPT结构NPT结构超结MOS(SJ)功率MOSFET

纵向结构分类V形槽+MOSFET

VVMOS1.VVMOS结构制作工艺:V形槽采用腐蚀工艺(各向异性)沟道沟道缺点:V形槽腐蚀不容易控制，底部电场较集中难以提高击穿电压特点：1.漏区在底部、沟道在体内占用的面积减小，硅片表面积利用率提高使元胞数增加；2.每个V形槽对应两个沟道。G(+)，沟道产生，电子从源区出发，由沟道经N-区到达D极区，形成ID。沟道的形成：(+)(+)三.功率MOSFET结构特点漂移区漏区体区源区10112.VUMOS结构U形槽+MOSFET

VUMOS沟道沟道G(+)，沟道在槽壁产生，电子从源区出发，由沟道经N-区到达D极区，形成ID。沟道的形成：垂直U槽采用干法刻蚀工艺(各向异性)缺点:n-区较厚

RD较大

Ron较大制作工艺：湿法腐蚀(各向同性)(+)(+)特点：1.解决了VVMOS尖端放电问题提高击穿电压；2.沟道较直，元胞可做得更小元胞数增加。3.EXTFET结构当UG>UT时，在p体区内沟道沿槽壁形成；积累层积累层沟道沟道沟道的形成：制作工艺：采用RIE挖深槽，再用多晶硅填充栅极。(+)(+)缺点:由于沟槽太深

击穿电压大大降低,电容较大,且工艺成本很高。只适用低电压应用1.由于n-漂移区中有电子积累层

载流子数目

RD

Ron

;2.沟道垂直，元胞可做得更小元胞数特点：124.屏蔽栅结构(ShieldedGateTrenchMOSFET,SGT-MOS)屏蔽栅极（SG）位于控制栅极（G）下方，且深入Ｎ型漂移区内部；屏蔽栅极接源极电位；屏蔽栅极与控制栅极的多晶硅通过二氧化硅互相绝缘，与Ｎ型漂移区通过场氧层互相绝缘；场氧层的厚度比栅氧层厚；屏蔽栅极多晶硅起到了场板的作用。SGT优缺点：1.当UDS>0时，屏蔽栅与源极均接地，形成很强的电场，增强横向耗尽效应，保证耐压，并可进一步降低导通电阻,使导通损耗大大降低；同时使其密勒电容大大减小，开关速度提高，开关损耗减少。2.SGT的击穿电压较低，大约在100V~200V。13SD145.VDMOS结构特点：Ron与UBR之间的关系：1.沟道在表面，由两次扩散结深决定，可做得很短对光刻精度要求低成本低(主流)。2.沟道平行于表面元胞尺寸较大元胞数目较少；

3.由于电流通路中存在JFET区(瓶颈处)

RJ较大

。4.由于n-区较厚其击穿电压高，但同时RD也大，两者之间形成矛盾。制作工艺：采用自对准工艺为什么？思考题1：为什么功率MOSFET的p体区和源区要短路？JFET区特点：Ron与UBR之间呈线性关系：思考题2：当SJMOS的n-区较厚时怎样形成p+圆柱区？1.由于n-区掺杂浓度ND’较高

Ron较低(p柱区对

Ron没有影响)

；2.UBR由净电荷ND=ND’-NA决定。

若n-区与p-区的掺杂能完全补偿，则阻断电压可达到最大值。3.漂移区由p柱区和n区交替形成的纵向pn结构称为超结。6.超结MOS结构制作工艺：离子注入工艺沟道的形成：VG(+)沟道沟道ND’NA=ND’-ND(+)(+)15功率MOSFET元胞剖面结构比较

VVMOS结构VUMOS结构VDMOS结构SJMOSFET结构EXTFET结构16SGT-MOS结构以VDMOS为主，SJMOS为发展趋势2026/1/2717矩形元胞六角形元胞圆形元胞三角形元胞四.功率MOS元胞布局元胞中心距元胞中心距元胞边界线元胞边界线2026/1/2718方形元胞五.功率MOS三维结构VDMOS结构DGS电路符号：DGS50V功率MOSFET:25万个/mm2六角形元胞IR公司HEXFET内部结构p+阱区元胞中心距六.功率MOSFET的寄生效应与等效电路等效电路VDMOS元胞结构npnRB集成反并联二极管（体二极管）特点：1.正向时决定击穿电压，起保护作用；2.反向工作时起续流作用。GSD简化的等效电路20返回主页21§5.2工作原理与I-V特性D

SGn-n+subn+pUGSID

0对应截止区以N沟道增强型VDMOS结构为例表面无沟道J1结反偏，承受D-S间的正向电压一.工作原理UGS=0时UDS>0时雪崩击穿1.正向工作

1）截止状态UDSRJ1J222D

SGn-n+subn+pUGSUGS>0时当UGS>UT时，在半导体表面出现强反型，形成N型导电沟道。ID>0

UDS>0时感应电子沟道形成沟道电阻较大2）开通过程UDSR23D

SGN-N+subN+PUGS

时UDS>0时保持不变UGSID

沟道电阻减小3）导通状态随UGS

，沟道电阻减小，ID增大。UDSR24D

SGn-n+subn+pUGS当UDS较小时，导电沟道在两个N区间是均匀的。对应线性区UDS

时UGS>UT时保持不变当UDS较大时，靠近D区的导电沟道变窄。沟道形状变化UDSR25D

SGn-n+subn+pUGSUDS

时UGS>UT时保持不变对应饱和区UDS

沟道末端电位逐渐升高，则栅氧化层上电压差减小随UDS增加,靠近D端的沟道被夹断。ID沟道夹断后，夹断点电位不变，夹断区电场增强，载流子漂移速率达到饱和，ID呈恒流特性。当UDS>UDSat,沟道夹断UDSRD

SGn-n+subn+pUGS保持UDS>0UGS=0UGS为零时,沟道消失，功率MOSFET关断。对应截止区J1J2ID

0关断后，J1结承担外加电压UDS，ID呈微小的漏电流。沟道消失恢复截止4）关断过程UDSR2627D

SGn-n+subn+pUDSUGSUGS>UT|UDS|>UT0时ID

同步整流器当功率MOSFET的栅压不变(UGS>UT)，源、漏极电压反接后，是否会有电流通过？与体二极管的导通有何不同？当UGS>UT时，在半导体表面出现强反型，形成N型导电沟道。思考题3：28D

SGn-n+subn+pUGS|UDS|

<UTO时UGS=0UGS为零时,无导电沟道，MOS管不导通。反向截止区J1J2I

0由于UDS过小，J1结截止，器件中有微弱的漏电流。UDS<0R2.反向工作1）截止状态29D

SGn-n+subn+pUGS|UDS|

<UTO时UGS>UTJ1J2I=In由于UDS过小，J1结不导通，电流主要是通过沟道的In,其值较小。UDSR2）MOSFET反向导通UGS>UT时,沟道形成，MOS管导通，形成由源极到漏极电流。MOS导通单极模式反向导通区30D

SGn-n+subn+pUGSUGS=0UGS=0时,无导电沟道，MOS管不导通。J1J2I=IFJ1结导通，两端的电压减小到UF，流过器件的电流IF。3）体二极管导通UDSR|UDS|

>UTO时pin导通双极模式反向导通区31D

SGn-n+subn+pUGSUGS>UTUGS>UT时,沟道产生，MOS管导通，形成由源极到漏极电流。反向导通区J1J2J1结导通，两端的电压减小到UF，流过器件为电流IF。4）体二极管+MOS沟道导通UDSR|UDS|

>UTO时MOS沟道pin导通双极模式I=IF+In32

当功率MOSFET正向工作（UDS>0）时，当UDS>0、UGS≤0时，功率MOSFET处于截止状态，J1结反偏，承受外加正向电压，其中只有微小的泄漏电流；当UDS大于J1结雪崩击穿电压时，功率MOSFET发生漏源击穿，漏极电流急剧增加。当UDS>0,UGS>UT，栅极下方的p体区表面反型,形成N型导电沟道,于是源区电子经沟道和积累区进入n-漂移区,形成由漏极到源极的电流ID,功率MOSFET处于导通状态(线性区)。改变UGS的大小，可控制沟道电导(或电阻)，从而控制ID的大小。若UGS>UT不变,增加UDS,沟道末端的电位逐渐升高，使沟道区截面从源区开始逐渐变小。当UDS=UDSat，沟道末端被夹断。随UDS继续增加，夹断点逐渐向源区移动，但夹断点电位保持UDSat不变，增加的UDS由夹断区承担，导致夹断区电场增强，电子漂移速度达到饱和,故ID达到饱和IDSat,功率MOSFET处于饱和导通状态(饱和区)。当UGS≤UT,栅电容放电,沟道消失,功率MOSFET快速恢复到截止。请记录工作原理调制机理：UGS

ch(Rch)ID;UDSEch

nID=IDSat33

当功率MOSFET反向工作（UDS<0）时，当|UDS|<UTO且UGS≤0时，功率MOSFET处于截止状态，J1结虽正偏,但体二极管不会导通；当|UDS|<UTO且UGS>UT，栅极下方的p体区表面反型,形成N型导电沟道,于是漏区的电子经n-漂移区和积累区进入沟道并到达n+源区,功率MOSFET反向导通，形成由源极到漏极的电流In,两端的压降由功率MOSFET的导通电阻决定。当|UDS|

>UTO且UGS≤0时，体二极管导通，功率MOSFET有反向电流流过，两端压降较低，由体二极管的正向压降决定。当|UDS|

>UTO且UGS>UT时,沟道形成，MOS管导通，形成由源极到漏极的电流In；同时体二极管导通，形成由源极到漏极的电流Ip；此时功率MOSFET按双模式工作，体内存在少子空穴，两端的压降很低，由体二极管的正向压降UF决定。请记录34状态条件特征截止栅-源正向电压小于阈值电压（UGS<UT）漏-源正向电压较小（0<UDS<UB(J1)）截止漏电流小漏-源极正向电压过大（UDS>UB(J1)）J1结雪崩击穿后电流急增开通栅-源极正向电压大于阈值电压（UGS>UT）漏-源极加正向电压（UDS>0）沟道形成，电阻较大通态栅-源极正向电压大于阈值电压（UGS>>UT）漏-源极正向电压较低(UDS<UGS-UT)沟道电阻小，电流上升漏-源极正向电压增大(UDS=UGS-UT)

沟道预夹断,电流上升变慢漏-源极正向电压继续增大(UDS>UGS-UT)

沟道夹断，电流达到饱和关断栅-源极加反向电压（UGS0）漏-源极加正向电压（UDS>0）沟道消失，电流快速减小到零功率MOSFET正向工作条件与状态特征35状态条件特征截止栅-源极正向电压小于阈值电压（UGS<UT）漏-源极反向电压较小（UDS<0且|UDS|<UT0）无MOS沟道pn结截止,漏电流小MOS开通栅-源极正向电压大于阈值电压（UGS>UT）漏-源极反向电压较小（UDS<0且|UDS|<UT0）沟道形成，MOS导通单极MOS模式体二极管导通栅-源极正向电压小于阈值电压（UGS<UT）漏-源极反向电压较大(|UDS|>UT0)无MOS沟道,体二极管导通,产生电导调制效应双极PIN模式MOS+体二极管导通栅-源极正向电压大于阈值电压（UGS>UT）漏-源极反向电压较大(|UDS|>UT0)

沟道形成,MOS管导通体二极管导通，产生电导调制效应双模式功率MOSFET反向工作条件与状态特征课堂小测验试题（一）1.功率MOSFET的耐压层主要是：A.n+源区 B.n漂移区C.n+漏区3.增大功率MOSFET的栅极电压可以调制的参数是A.沟道电阻B.漂移区电阻C.沟道载流子的漂移速度5.功率MOSFET反向导通的条件是：A.UGS>UT且|UDS|<UT0

B.UGS<UT且|UDS|>UT0

C.UGS>UT且|UDS|>UT0D.A、B、C都是2.功率MOSFET源区和p体区短路的目的是A.形成体二极管

B.防止寄生的npn导通

C.简化工艺

4.增大功率MOSFET的漏源电压可以调制的参数是A.沟道电阻B.漂移区电阻C.沟道载流子的漂移速度3637二.功率MOSFET的I-V特性当UDS为常数，1).当UGS<UT时，栅极电压不足在半导体表面形成沟道，所以ID0；2).当UGS>UT时，栅极电压可以在半导体表面形成沟道，所以ID>0；3).UGS

ch(Rch)ID

1.转移特性0IDUGSUTUDS=常数思考题4：UT过大或过小对器件有什么不良影响？当ID较大时，ID与UGS的关系近似线性，曲线斜率定义为跨导gmID

UGS阈值电压38IDUDS0UGS

UGS<UTUBRUGS6UGS5UGS3UGS1UGS2UGS4线性区截止区UDS=UBR饱和区2.输出特性雪崩击穿区UDS>UBR斜率为导通电阻UDS<<UGS-UT临界饱和区

UDSat=UGS-UT开态工作区关态工作区调制机理：UGSID;UDS

IDSatID

UGS6>UGS5>UGS4>UGS3>UGS2>UGS1>UT

与US,Cox和NA等有关。对功率MOSFET，４IDUDS0UGS

UGS<UTUBRUGS6UGS5UGS3UGS1UGS2UGS4MOSUG>UTUT0体二极管体二极管+MOS正向工作区反向工作区ID=IF+InID=In3940VDMOS沟道变化示意图c)沟道夹断后缩短(UDS>>UGS-UT)三、I-V特性分析b)沟道预夹断(UDSat=UGS-UT)a)沟道未夹断(

UDS<<UGS-UT)采用缓变沟道近似模型：Exl<<Eyv则半导体表面电子数目由UGS决定;UDS在x方向产生漂移电场Exl,使电子沿平行于半导体表面方向流动。线性区临界饱和区饱和区xyo41功率MOSFET与普通MOSFET的I-V特性区别：1.线性区：UDS(UGS-UT)由于功率MOSFET沟道很短(L=12m),Exl=UDS/L;当UDS很小时,满足Exl<<Eyv（符合缓变沟道近似模型条件）2.饱和区：UDS≥(UGS-UT)上式第二项可忽略，得到：将UDS≥(UGS-UT)代入上式，可得到：42IDsat物理意义：单位时间内通过沟道的自由电荷数。当UDS=UDsat时,功率MOSFET沟道中电场EX=UDsat/L达到临界场强Ecr，足以使其中电子漂移速度达到饱和漂移速度sat。功率MOSFET的I-V特性其中Qn为沟道中自由电荷的面密度：

T为沿沟道的渡越时间：43实际上功率MOSFET在饱和区时，ID随UDS增加而缓慢增加。I-U特性输出曲线向上倾斜。尤其是当沟道较短时，这种现象更加明显。主要是由有效沟道长度调变效应所致。IDUDSOUGS>0理论曲线实际曲线44四、特性参数1.漏源击穿电压BVDS：栅源短路时，漏、源之间雪崩击穿电压UDS(BR)，决定了功率MOSFET的最大电压定额。2.栅源击穿电压BVGS：栅氧化层的击穿电压，当UGS>BVGS

将会导致绝缘层击穿。决定了G、S间能承受的最高电压。由于栅源之间的氧化层很薄(50~100nm),BVGS约20V。3.阈值电压UT

：使半导体表面形成反型层所需的栅极电压。氧化层中各种电荷平带电压UFB理想的阈值电压硅栅相对于半导体Si所加的外加电压45ton=td(on)+tri+tvf、toff=ts(off)+trv+tif返回主页8.开关时间：功率MOSFET的开通时间和关断时间。7.输入电容Ciss：栅-源极之间的电容，5.漏极连续电流ID：指在直流和最大导通电压UDS(on)时，产生的功耗使功率MOSFET结温上升到最大值150℃(外壳温度为100℃)时的漏极电流。6.可重复漏极电流幅值IDM：指脉冲运行状态下功率MOSFET漏极最大允许峰值电流。

输出电容Coss：栅-漏极之间的电容，4.导通电阻Ron：功率MOSFET工作在线性区时漏、源之间的电阻，决定器件的最大电流定额。§5.3静态与动态特性分析1、漏源击穿电压的影响因素功率MOSFET的结构不同，影响其击穿电压的因素不同：

在各种元胞结构中，都受漏极pn(J1)结雪崩击穿的影响，此击穿电压与n-漂移区和p体区有关。若J1结在p体区耗尽层扩展到n+源区，会发生穿通击穿。在VVMOS结构中，槽底为尖角，易产生电场集中，而使漏源击穿电压下降；在VUMOS结构中，沟槽拐角处的电场较高，会使漏源击穿电压下降；在VDMOS结构中，由于存在结的弯曲效应，会使击穿电压降低；此时击穿电压与p体区的间距有关。在SJMOS结构中，受p柱和n柱区净掺杂浓度的影响。一.正向阻断特性472.VDMOS正向阻断特性（D、S间的阻断）当UGS=0时，栅极下方的p体区表面不会形成沟道。若UDS>0时，J1结反偏，承受外加正向漏极电压。如果p体区间距较小，则J1的耗尽层会在n-漂移区一侧连通，VDMOS处于阻断状态。若UDS超过J1雪崩击穿电压，则J1结会发生击穿。n+pn-epin+subn+pSSGDJ1J2耗尽层的边界无沟道WDWNWp要对n-漂移区和p体区宽度和掺杂剖面及WG进行优化设计。UGS当UGS>UT时，表面沟道形成。VDMOS的阻断能力下降。UDSa)NPT结构b)PT结构

功率MOSFET的耐压结构及在最大UDS下的电场强度分布击穿电压击穿电压4849

Dn+pn-epin+subn+pSSJ2J1(+)(-)(-)耗尽层的边界NAp是源区下方p体区的浓度,它决定UT的大小。wP由沟道长度L决定；NP由阈值电压UT决定。ON(x)xNSn+NSPNAPn+

p

n-

xn+当UT=2~3V时，NAP=1017cm-3;则对应的NSP=1018cm-3;若沟道长度为Lch=1~2

m，则wp=Lch/0.8=1.25~2.5

m;在正向阻断状态下，为了防止J1结穿通到源区，要求p体区的浓度NA要高，宽度Wp

要宽。P体区对阻断特性的影响NA↑→UT↑→不利于开通（不利）wp↑→xp-xn+=Lch/0.8↑→Rch↑

WpWpxpxn+xp50当元胞间距较小时，电流通道窄,高UDS两侧耗尽区很容易相连,可夹断漏极电流,故UBR高,但Ron大。当元胞间距较大时,电流通道宽,两侧耗尽区不容易夹断漏极电流；且低UDS下p体区边缘耗尽层弯曲程度严重,导致低击穿。故Ron小,但UBR也低。元胞间距(或p体区间距)对击穿电压的影响J2n+pn-epin+subn+pSS(-)GD(+)J1高UDS低UDSD(+)n-epin+subSS(-)GJ1J2高UDS低UDSn+pn+p51在关断期间，随着外加电压UDS的增加，栅极下方原来的积累区会变为空间电荷区。当UDS接近栅氧化层上电压Uox(即UDS

Uox)时，J1结两侧的空间电荷区就会相连，屏蔽了栅极的高电场，这种现象称为栅极屏蔽效应。栅屏蔽效应（gateshieldingeffect）栅极屏蔽效应出现时，对应的p体区间距为最大值smaxWdn为J1结耗尽层在n-漂移区的展宽；ND为n-漂移区的掺杂浓度；

Uox为氧化层上的电压。栅屏蔽效应示意图

UDS

Uox52SiO2-Si界面电场强度分布

当n-漂移区掺杂浓度为6

1014cm-3时,Ecr约为2.5

105V/cm;通常Eimax约为7.5

105V/cm,即Eimax/Ecr

3,故击穿一定发生在硅中。氧化层中电场Ei与硅中电场Esi满足以下关系式由于

ox=1/3

si，栅氧化层的临界击穿电场强度Eimax为p体区间距最大值smax为SiO2-Si界面53元胞设计：兼顾阻断与导通特性，元胞尺寸b或间距s与栅极宽度wG必须考虑击穿电压和导通电阻。

p体区的设计：兼顾阻断与开通特性，其浓度和厚度必须考虑阈值电压和沟道长度的限制。

各种元胞图形的品质因子Ach/Acell随a/s的变化趋势品质因子元胞图形设计:考虑品质因子Ach/Acell值,决定Ron,sp的大小。s/a=1VDMOS电流分布及元胞图形wG54SJ二极管结构

超结MOSFET的击穿机理1.超结(SJ)结构电荷平衡条件：WnNn=WpNp

pin二极管结构击穿点击穿点击穿点梳齿状结面552.超结(SJ)的击穿机理SJ空间电荷区展宽ABCD电场集中在柱区pn结中央C、D点

SJ击穿时电场强度分布pnn+p+DAB56VDMOS和SJMOSFET结构与击穿位置对比impactionizationregions(IIR)impactionizationregions(IIR)57(a)Super-junction结构VDMOS电场强度分布(b)无p柱的电场强度分布(c)插入p柱的电场强度分布Semi-SJ电场强度分布SJ电场强度分布SJ

提高击穿电压底部辅助层SJMOSFET和Semi-SJMOSFET的电场分布PT型SemiSJ

降低工艺成本体击穿电压UBulk：受体内因素影响而发生的击穿。如：pn结的雪崩击穿(UB)、穿通击穿(UPT)等；②SJ器件的体击穿电压UBulk：受制作工艺及n+衬底的影响，当p柱区和n柱区的电荷不平衡时，无法实现全耗尽，SJ器件的体击穿电压会急剧下降（但导通电阻最小）。3.提高击穿电压的措施当表面电场较高等，使结终端部位的击穿电压低于体内雪崩击穿电压。改善措施：对n-漂移区和p体区及元胞间距，进行优化设计；功率器件击穿分为体内击穿与表面击穿两种情况：改善措施：采用平面结终端（FLR、FP）技术，降低表面电场。③终端/表面击穿Usur：受表面因素影响而发生的击穿。改善措施：严格控制电荷平衡条件和制作工艺，并增加n辅助层；58二、导通特性VDMOS结构Rsub——n+衬底的电阻；RD——n-漂移区的电阻；RJ——JFET区的电阻；RA——积累层的电阻；Rch——沟道区的电阻；RS——源区的电阻；RCS——源区接触电阻；RCD——漏区接触电阻.n+pn-epin+subn+p

DSSRsubRJRARDRchRSRCDRCS1.VDMOS结构Ron组成思考题5：VUMOS结构的RON主要由哪几部分构成？602.VDMOS中电流的分布n+n-epin+sun+pRJRD

RSub影响Ron主要因素：Z/L、WG、tox、ND、WNRD：①ND

RD

；②WG

RD

；③WN

RD

RCH：①Z/L

RCH

；

②tox

Cox

RCH

RA：①WG

s

RA

；

②tox

Cox

RA

RJ：①ND

WD

（s-2WD）

RJ

；②WG

RJ

其中RCS、RCD最小，可以忽略,其次是RSUB(10-4)、RS(10-5)WGWDLWNNDWDWDtoxP192P19261ContributionstoRonwithDifferentVoltageRatingsRCHRJRDRSUBRSRJRDRCHRJRDRCHRJRDRCH624、降低导通电阻的措施:高电压下，导通电阻大的主要原因是RJ和RD较大。要减小Ron，在保持耐压不变的情况下，只能减小RJ。从结构上,①.VDMOS的JFET区进行掺杂；②.采用沟槽栅结构，挖掉JFET区

RJ=0;③.采用SJMOS结构，利用杂质的补偿作用在提高耐压的前提下，减小Ron。(+)(+)RchRARD从材料上,

采用高迁移率的SiC材料课堂小测验试题（二）1.500V以上高压VDMOS导通电阻主要由以下几部分组成：A.RD,RJ,RA,RCH

B.RD,RJ

C.RD,RJ,RCH

3.影响VDMOS体内击穿的因素是A.n漂移区浓度和厚度B.p体区浓度和厚度C.

p体区浓度、厚度及间距D.A和BE.A和C4.功率MOSFET的频率特性和开关特性的决定因素是：A.输入电容Crss

B.栅极电阻RG

C.跨导gm

D.A、B、C

E.A和B2.VDMOS和VUMOS的导通电阻组成的主要差别是减小了A.RJ

B.

RD,RJ

C.RA,RJ

D.RCH,RJ

63641.输入电容CGD——栅-漏之间电容；CGS——栅-源之间电容；

RG——栅极电阻功率MOSFET的等效电路SDGCGSCGDRL

UGSRGCDS

CrssCiss频率特性主要受两个因素影响：①.多子跨越漂移区的渡越时间（低频限制）;②.输入电容的充放电时间（高频限制）

三.频率特性65Cn+—栅极覆盖到n+源区上所引起的电容；n+pn-epin+subSD

G假设N个元胞的

ox、tox和Sat相同，则并联时总电容等于各电容的并联值。

CGS由三部分组成：VDMOS结构的电容组成

CGStoxtioxCGDCMCPCn+CP—栅极覆盖到p体区上所引起的电容，起因于MOS结构；CM—源极金属超过界限在栅极上形成的电容。思考题6：VUMOS结构的Ciss主要由哪几部分构成？CDS662.栅极串联电阻功率MOSFET的输入电阻包括：1、栅极串联电阻RG1;2、栅极的体电阻RG2;Rin与Ciss构成充放电回路，由时间常数RC决定的工作频率：——反映了与外电路（RG1）的关系SDGCGSCGDZL

UGSRGCDCRin——特征频率3.工作频率最大工作频率：通过输入电容的电流(UGS/RG)与输出漏极电流(gmUGS)相等时的频率，即电流增益为1时的频率。674、提高频率的措施2)减小覆盖在漂移区上方的栅电极面积或增加n漂移区上面氧化层，以减小栅漏CGD(但会增加RA),

CGD

Crss

Ciss

；1)增加氧化层的厚度，toxCox,减小沟道长度Lgm

；D

N+P+N-epiN+subSG4)保证功率MOSFET内部各元胞参数(如UT、gm和Cox)的一致性，否则会发生振荡和出现局部过载，导致fmax变低。3)降低栅极体电阻RG2，采用金属Mo来代替多晶硅栅，或在多晶硅栅上覆盖一层金属铝。D

N+P+N-epiN+subSGCGDCN+CPCMD

N+PN-epiN+subSCN+CPD

N+PN-epiN+subSCMGAlPoly-SiN+P+N-epiGCGDCN+CPCMN+PN-epiN+subCGDCN+CpD

S68以感性负载开关电路(箝位条件)为例：L1是用二极管箝位的电感；LD是非箝位的电感(起始电感);目的是协调开通和关断功耗。在电力电子应用中,功率MOSFET通常作为高频开关,要求用最小功率来控制很大的负载功率。在实际开关过程中，负载类型(阻性或感性)会影响电流和电压波形。四.开关特性箝位条件下功率MOSFET的开关电路SDGCGSCGDIL

L1LD

UGSULRG箝位二极管功率MOSFET开关过程与栅极电容的充放电过程密切相关，如果栅电容能瞬时变化，则开关时间可达到50~200ns。

ID691.开通过程t<t1：当uG<UT时，iD=0；这段时间为开通延迟时间td；此瞬间功耗很大tttuGiDuDt1t2t3oooUTILUL危机点tfvtdtrit>t3:当uG继续上升到驱动电压UGG,产生更多栅电荷以降低Ron,iD为常数IL;uD下降至UDSat。t1<t<t2：当uG>UT时，iD>0；由于起始电感LD作用，iD呈指数上升直到iD=IL，此时uD=UL保持不变。这段时间为电流上升时间tri；t2<t<t3：当uG保持不变,Cmi充电,iD为常数IL；uD下降到UDSsat。电压下降时间tfv

；此期间栅电容充电UG=UT+ID/gmUG=UGGUDSat此期间米勒电容充电702.关断过程t<t4：由于栅电容放电，uG随t按指数下降，iD=IL，同时uD=UDSat不变。这段时间为关断延迟时间tst4<t<t5：uG保持不变。由于存在LD，iD

=IL保持不变，uD开始上升到负载电压UL，并有过冲。这段时间为电压上升时间trvt5<t<t6：uG开始按指数减小，ID也按指数减小，uD过冲后回落到UL不变,直到uG=UT，这段时间为电流下降时间tfit>t6：uG继续按指数减小，直到UG<UT，ID为零，器件彻底关断。此期间栅电容放电危机点tfitstrvttuGtiDuDt4t5t6oooUTILUDSat

uUL71在开关频率f下，功率MOSFET的平均功耗：说明1.功率MOSFET的开关速度取决于栅电容充放电的快慢，减小输入电容和输入电阻可提高开关速度。2.在开通和关断过程的危机点（t2和t5）处，要求器件中的电流和两端电压必须在安全工作区(SOA)内。3.起始电感LD（未箝位电感）与开通功耗和关断功耗有关。1)LD较大时，有利于降低开通损耗,但会使关断损耗明显增加。2)LD过大时,会导致漏极电压出现过冲

uDS

，可能迫使器件进入动态雪崩，承受很大的瞬时功耗或导致寄生BJT导通而损坏；4.关断过程中过高的uDS/dt与CDS形成位移电流CDSuDS/dt，流过RB时导致寄生BJT导通而损坏；5.关断过程中过高的uDS会经米勒电容Crss耦合到栅极上，导致正在关断的功率MOSFET再次误开通。72五.高温特性功率MOS属于表面器件，对表面变化很敏感。温度升高会导致表面变化加速，特性参数会随温度变化产生漂移。主要体现在载流子迁移率

n随温度T的变化，会影响导通电阻、阈值电压和跨导三个特性参数。

n随T变化与半导体区域的掺杂浓度有关。1.温度对导通电阻的影响温度对导通电阻的影响表示为：对轻掺杂体区内(包括JFET区和漂移区)：对半导体表面区(包括沟道区和积累区)：Ron为正的温度系数7305010001501324TJ(℃)UT(V)-502.温度对阈值电压的影响阈值电压UT与温度T的关系：T

UT

根据阈值电压UT的表达式：T

会使ni

会呈指数

，kT/q随T呈线性

UT

743.温度对跨导的影响可见，Tnsgm

125℃25℃-50℃0.20.40.600.80.20.40.60.8归一化ID

归一化gm

1.21.0设计时，为了gm补偿在高温下的衰减，其沟道尺寸要留有余量。返回主页4.温度对开关时间的影响5.温度对击穿电压的影响6.温度对漏电流的影响T

n

n

tri

或trv

ton和toff变化不大；但UT下降会导致开通提前、关断延迟Tn

UBR

TniIR

75一、安全工作区（SOA）当UDS很小时,SOA由Ron决定；当UDS较大时,SOA由IDmax决定；当UDS很大时,SOA由PDmax和UDSmax决定ID

IDmaxUDSmaxPDmaxUDS(V)0UBR

RonSOA§5.4安全工作区与静电防护功率BJT的SOAIDIDM并不能排除由雪崩引起的二次击穿非箝位条件下的开关电路SDGCGSCGDIL

L

UGSULRGtuDt4t5t6oUDSat

uULRBRB1.

动态雪崩关断时产生的过电压在功率MOSFET发生雪崩期间，内部的功耗会引起器件发热,可能导致器件烧毁。因此实际中要对电感进行箝位。J1J1

7677当功率MOSFET在非箝位感性负载条件下关断时，会产生很高的电压UDS，使得J1结发生雪崩击穿。雪崩电流经p体区横向电阻RB流入源极时，导致寄生npn管基极电位Ub(=IbRB

)升高。当Ub>UT0(J1)时，寄生npn管导通，漏极电压快速返回，达到npn晶体管基极开路时的击穿电压BVCEO,功率MOSFET发生热击穿。动态雪崩发生的条件与后果：IDO为漏极电压较低时的漏极饱和电流;UDS(SB)雪崩击穿电压。IS=ID+Ib雪崩击穿时I-V曲线雪崩耐量:功率MOSFET在非箝位开关(UIS)条件下关断时所能消耗的最大能量。课本P195页BVCEO782.增大SOA的措施(1)结构设计时，消除寄生npn晶体管的作用

1).使n+源区与p体区源极短路；2).减小n+源区的横向尺寸；3).制作p+深阱区或浅p+区，以减小p体区横向电阻RB；4).对源区接触处挖沟槽，并注入形成p++区，以减小源区接触电阻。漏源duDS/dt耐量：功率MOSFET关断时源漏电压最大变化率。当D、S间出现较高的duDS/dt时，J1结电容CJ1会产生位移电流iB,经寄生npn管基区流入源区。当iB值达到一定数值时，有可能使npn管导通，使功率MOSFET的耐压能力受到破坏。CJ1CJ1npnRBRBiB=CJ1duDS/dt(2)实际使用中，控制关断过程中漏源电压峰值及其上升率duDS/dt。

79

2.失效机理：①.人为因素：操作者在没有适当保护措施情况下与器件接触；②.器件处在电场中；1.静电产生的原因：①摩擦带电；②感应带电。器件上电荷会重新分布，产生感应电场，使栅氧化层上静电压超过UGSmax,导致栅氧化层击穿。造成栅极与体区,或G、S之间短路。栅氧层击穿(静电压>UGSmax=BVGS)3.失效因素：二、安全使用——静电防护4.防静电放电失效的方法②.操作人员、操作工具(电烙铁)等要接地，如戴防静电腕带。①.运输时，将器件栅源短接，装在抗静电的袋内，或用铝箔包裹器件，或将器件管脚插在导电泡沫中，不能装在塑料盒或塑料袋中。铜环金属导线500k~1M返回主页80§5.5应