2025年自考计算机组成原理试题及答案

2025年自考计算机组成原理试题及答案一、单项选择题（本大题共20小题，每小题1分，共20分）在每小题列出的四个备选项中只有一个是符合题目要求的，请将其代码填写在题后的括号内。错选、多选或未选均无分。1.完整的计算机系统应包括（）A.运算器、存储器、控制器B.外部设备和主机C.主机和实用程序D.配套的硬件设备和软件系统2.计算机中表示地址时使用（）A.无符号数B.原码C.反码D.补码3.某机字长32位，其中1位符号位，31位表示尾数。若用定点小数表示，则最大正小数为（）A.+(1-2⁻³²)B.+(1-2⁻³¹)C.2⁻³²D.2⁻³¹4.已知X=0.1011，Y=-0.0101，则[X+Y]补为（）A.0.1110B.0.0110C.1.1110D.1.01105.若浮点数用补码表示，则判断运算结果是否为规格化数的方法是（）A.阶符与数符相同为规格化数B.阶符与数符相异为规格化数C.数符与尾数最高位相同为规格化数D.数符与尾数最高位相异为规格化数6.设寄存器内容为11111111，若它等于-1，则为（）A.原码B.补码C.反码D.移码7.某计算机字长16位，其存储容量为2MB，若按字编址，它的寻址范围是（）A.0-1MB.0-2MC.0-1M-1D.0-2M-18.某DRAM芯片，其存储容量为512K×8位，该芯片的地址线和数据线数目为（）A.8，512B.512，8C.18，8D.19，89.某计算机的Cache共有16块，采用2路组相联映射方式（即每组2块）。每个主存块大小为32字节，按字节编址。主存129号单元所在主存块应装入到的Cache组号是（）A.0B.2C.4D.610.指令系统中采用不同寻址方式的目的主要是（）A.实现存贮程序和程序控制B.缩短指令长度，扩大寻址空间，提高编程灵活性C.可以直接访问外存D.提供扩展操作码的可能并降低指令译码难度11.直接寻址的无条件转移指令功能是将指令中的地址码送入（）A.程序计数器（PC）B.累加器（ACC）C.指令寄存器（IR）D.地址寄存器（AR）12.微程序控制器中，机器指令与微指令的关系是（）A.每一条机器指令由一条微指令来执行B.每一条机器指令由一段用微指令编成的微程序来解释执行C.一段机器指令组成的程序可由一条微指令来执行D.一条微指令由若干条机器指令组成13.流水CPU是由一系列叫做“段”的处理线路所组成，和具有m个并行部件的CPU相比，一个m段流水CPU（）A.具备同等水平的吞吐能力B.不具备同等水平的吞吐能力C.吞吐能力大于前者的吞吐能力D.吞吐能力小于前者的吞吐能力14.系统总线中地址线的功能是（）A.用于选择主存单元地址B.用于选择进行信息传输的设备C.用于选择外存地址D.用于指定主存和I/O设备接口电路的地址15.在单级中断系统中，CPU一旦响应中断，则立即关闭（）标志，以防本次中断服务结束前同级的其他中断源产生另一次中断进行干扰。A.中断允许B.中断请求C.中断屏蔽D.中断保护16.周期挪用方式常用于（）中。A.程序查询方式的输入输出B.程序中断方式的输入输出C.DMA方式的输入输出D.通道方式的输入输出17.某计算机的I/O设备采用异步串行传送方式传送字符信息。字符信息的格式为1位起始位、7位数据位、1位校验位和1位停止位。若要求每秒传送480个字符，那么该设备的数据传送速率为（）A.480bpsB.4800bpsC.5280bpsD.600bps18.下面有关I/O操作的叙述中，正确的是（）A.程序查询方式下，CPU与I/O设备是串行工作的B.程序中断方式下，CPU与I/O设备是串行工作的C.DMA方式下，CPU与I/O设备是串行工作的D.通道方式下，CPU与I/O设备是串行工作的19.以下关于中断概念的叙述中，不正确的是（）A.中断是一种随机事件B.中断是正在运行的程序所期待的C.中断处理程序是操作系统的组成部分D.中断处理程序执行完毕后，返回到被中断程序的断点处继续执行20.下列关于计算机系统结构、计算机组成和计算机实现的说法中，错误的是（）A.计算机系统结构是计算机系统的软、硬件的界面B.计算机组成是计算机系统结构的逻辑实现C.计算机实现是计算机组成的物理实现D.计算机系统结构、计算机组成和计算机实现三者互不相关二、多项选择题（本大题共5小题，每小题2分，共10分）在每小题列出的五个备选项中至少有两个是符合题目要求的，请将其代码填写在题后的括号内。错选、多选、少选或未选均无分。21.下列属于计算机硬件系统的有（）A.运算器B.控制器C.存储器D.输入设备E.输出设备22.下列关于定点数和浮点数的说法中，正确的有（）A.定点数表示的范围小，精度高B.浮点数表示的范围大，精度低C.定点数运算简单，浮点数运算复杂D.定点数和浮点数都可以表示整数和小数E.浮点数的阶码部分决定了数的表示范围23.下列关于存储器的说法中，正确的有（）A.主存用来存放当前正在运行的程序和数据B.Cache是为了解决CPU和主存之间速度不匹配的问题C.外存的容量大，速度慢，价格低D.磁盘存储器属于随机存取存储器E.光盘存储器属于只读存储器24.下列关于指令系统的说法中，正确的有（）A.指令系统是计算机硬件的语言系统B.指令系统包括操作码和地址码两部分C.不同类型的计算机，其指令系统可能不同D.指令系统的设计直接影响计算机的性能E.指令系统中的指令可以分为数据传送类、算术逻辑运算类、程序控制类等25.下列关于输入输出系统的说法中，正确的有（）A.输入输出系统包括输入输出设备、设备控制器和I/O接口B.程序查询方式是一种最简单的输入输出方式C.程序中断方式可以提高CPU的利用率D.DMA方式适用于高速数据传输E.通道方式可以实现CPU和I/O设备的并行工作三、填空题（本大题共10小题，每小题1分，共10分）26.计算机中常用的进位计数制有二进制、八进制、十进制和__________。27.已知[X]补=1.0110，则[-X]补=__________。28.存储器的主要性能指标有存储容量、存取时间、存储周期和__________。29.指令格式中，地址码字段的位数决定了__________。30.微程序控制器中，微指令的执行是由__________来控制的。31.流水CPU中，解决数据相关问题的方法有__________和__________。32.系统总线按其传输信息的不同可分为数据总线、地址总线和__________。33.中断处理过程一般包括中断请求、__________、中断服务和中断返回四个阶段。34.DMA方式中，数据的传送是在__________和__________之间直接进行的。35.计算机系统结构的设计目标是提高系统的性能价格比，其主要性能指标有__________、__________和__________等。四、简答题（本大题共4小题，每小题5分，共20分）36.简述计算机中采用二进制的原因。37.简述Cache的工作原理。38.简述指令周期、机器周期和时钟周期的关系。39.简述中断处理的过程。五、计算题（本大题共3小题，每小题10分，共30分）40.已知X=-0.1011，Y=0.1101，用补码一位乘法（Booth算法）计算X×Y。41.某计算机的主存容量为1MB，按字节编址，Cache容量为16KB，每块8个字，每个字32位。若Cache采用直接映射方式，试求：（1）主存地址格式及各字段的位数；（2）Cache地址格式及各字段的位数；（3）主存第256块映射到Cache的哪一块。42.已知某计算机的指令系统采用定长指令字格式，指令字长16位，操作码4位，地址码12位。若采用单地址指令和双地址指令两种格式，问最多可以有多少条单地址指令和双地址指令？六、设计题（本大题共1小题，10分）43.设计一个4位并行加法器，要求采用超前进位方式。画出逻辑电路图，并说明其工作原理。2025年自考计算机组成原理试题答案一、单项选择题1.D完整的计算机系统由配套的硬件设备和软件系统组成，硬件是基础，软件实现各种功能。选项A只是计算机硬件的部分组成；选项B外部设备和主机是硬件的分类；选项C实用程序只是软件的一部分。2.A计算机中表示地址时使用无符号数，因为地址是一个非负的数值，用于标识存储单元的位置。原码、反码、补码主要用于表示有符号数。3.B对于定点小数，字长32位，1位符号位，31位表示尾数，最大正小数为符号位为0，尾数全为1，即+(1-2⁻³¹)。4.B先求[X]补=0.1011，[Y]补=1.1011，[X+Y]补=[X]补+[Y]补=0.1011+1.1011=0.0110（最高位进位自然丢失）。5.D若浮点数用补码表示，数符与尾数最高位相异为规格化数。这样能保证浮点数的表示具有较高的精度。6.B寄存器内容为11111111，若等于-1，是补码形式。原码表示-1是10000001；反码表示-1是11111110；移码是在补码的基础上符号位取反。7.A计算机字长16位，存储容量为2MB=2×2²⁰B，按字编址，每个字2字节，寻址范围为2×2²⁰B/2B=2²⁰=1M，即0-1M。8.D存储容量为512K×8位，512K=2¹⁹，所以地址线数目为19条，数据线数目为8条。9.C主存块大小为32字节，按字节编址，主存129号单元所在主存块号为129/32=4（向下取整）。Cache共有16块，采用2路组相联映射方式，每组2块，共8组，主存块号对8取模，4%8=4，所以应装入到Cache的4组。10.B指令系统中采用不同寻址方式的目的主要是缩短指令长度，扩大寻址空间，提高编程灵活性。实现存储程序和程序控制是计算机的基本原理；不能直接通过寻址方式访问外存；扩展操作码和寻址方式没有直接关系。11.A直接寻址的无条件转移指令功能是将指令中的地址码送入程序计数器（PC），使程序跳转到指定地址执行。12.B每一条机器指令由一段用微指令编成的微程序来解释执行。微程序控制器通过执行微程序来实现机器指令的功能。13.A流水CPU和具有m个并行部件的CPU具备同等水平的吞吐能力。流水CPU通过时间上的重叠提高处理效率，并行部件CPU通过空间上的并行提高效率。14.D系统总线中地址线的功能是用于指定主存和I/O设备接口电路的地址，以便CPU能够准确地访问主存单元和I/O设备。15.A在单级中断系统中，CPU一旦响应中断，则立即关闭中断允许标志，以防本次中断服务结束前同级的其他中断源产生另一次中断进行干扰。16.C周期挪用方式常用于DMA方式的输入输出。在DMA方式中，当外设需要与主存交换数据时，会挪用一个或几个存储周期。17.B每个字符信息包含1+7+1+1=10位，每秒传送480个字符，数据传送速率为480×10=4800bps。18.A程序查询方式下，CPU不断查询I/O设备的状态，与I/O设备是串行工作的。程序中断方式、DMA方式和通道方式都能在一定程度上实现CPU和I/O设备的并行工作。19.B中断是一种随机事件，不是正在运行的程序所期待的，它是由外部事件或内部异常触发的。中断处理程序是操作系统的组成部分，执行完毕后返回到被中断程序的断点处继续执行。20.D计算机系统结构、计算机组成和计算机实现三者是相互关联的。计算机系统结构是软、硬件的界面；计算机组成是系统结构的逻辑实现；计算机实现是组成的物理实现。二、多项选择题21.ABCDE计算机硬件系统包括运算器、控制器、存储器、输入设备和输出设备，它们协同工作完成计算机的各种功能。22.ABCDE定点数表示范围小，但精度高，运算简单；浮点数表示范围大，精度相对较低，运算复杂。定点数和浮点数都能表示整数和小数，浮点数的阶码部分决定了数的表示范围。23.ABC主存存放当前运行的程序和数据；Cache解决CPU和主存速度不匹配问题；外存容量大、速度慢、价格低。磁盘存储器属于随机存取存储器，但需要通过磁头寻道等操作；光盘存储器有只读和可读写等类型。24.ABCDE指令系统是计算机硬件的语言系统，包括操作码和地址码。不同计算机指令系统可能不同，其设计影响计算机性能，指令可分为数据传送、算术逻辑运算、程序控制等类型。25.ABCDE输入输出系统由输入输出设备、设备控制器和I/O接口组成。程序查询方式简单；程序中断方式提高CPU利用率；DMA适用于高速数据传输；通道方式实现CPU和I/O设备并行工作。三、填空题26.十六进制计算机中常用的进位计数制有二进制、八进制、十进制和十六进制，不同进制在不同场景下有各自的优势。27.0.1010已知[X]补=1.0110，求[-X]补时，将[X]补连同符号位取反加1，得到0.1010。28.存储器带宽存储器的主要性能指标有存储容量、存取时间、存储周期和存储器带宽，带宽反映了存储器的数据传输能力。29.寻址范围指令格式中，地址码字段的位数决定了寻址范围，位数越多，可寻址的存储单元就越多。30.微地址微程序控制器中，微指令的执行是由微地址来控制的，微地址指向微程序中的微指令。31.后推法；设置相关专用通路流水CPU中，解决数据相关问题的方法有后推法和设置相关专用通路，后推法是使相关指令推迟执行，专用通路则直接传送数据。32.控制总线系统总线按其传输信息的不同可分为数据总线、地址总线和控制总线，控制总线传输各种控制信号。33.中断响应中断处理过程一般包括中断请求、中断响应、中断服务和中断返回四个阶段，中断响应是CPU对中断请求的响应动作。34.外设；主存DMA方式中，数据的传送是在外设和主存之间直接进行的，不需要CPU的干预。35.吞吐量；响应时间；利用率计算机系统结构的设计目标是提高系统的性能价格比，其主要性能指标有吞吐量、响应时间和利用率等。四、简答题36.简述计算机中采用二进制的原因。（1）易于物理实现二进制只有0和1两个数码，在电子元器件中很容易实现，例如晶体管的导通和截止、电容的充电和放电等都可以表示0和1。（2）运算规则简单二进制的运算规则比十进制等其他进制简单得多，例如加法和乘法规则都只有几种情况，这使得计算机的运算电路设计更加简单。（3）可靠性高由于二进制只有两个状态，在传输和处理过程中抗干扰能力强，数据的可靠性高。（4）便于逻辑运算计算机中的逻辑运算可以用二进制的0和1来表示，例如与、或、非等逻辑运算，这使得计算机能够方便地进行逻辑判断和处理。37.简述Cache的工作原理。Cache是一种高速缓冲存储器，用于解决CPU和主存之间速度不匹配的问题。其工作原理基于程序访问的局部性原理，包括时间局部性和空间局部性。当CPU要访问主存中的数据时，首先会在Cache中查找。如果数据在Cache中（命中），则直接从Cache中读取数据，这样可以大大提高访问速度。如果数据不在Cache中（未命中），则需要从主存中读取数据，并将该数据所在的主存块调入Cache中。如果Cache已满，则需要根据一定的替换算法（如LRU算法）替换掉Cache中的一块数据。Cache和主存之间的数据交换是以块为单位进行的，Cache中的块与主存中的块有一定的映射关系，常见的映射方式有直接映射、全相联映射和组相联映射。38.简述指令周期、机器周期和时钟周期的关系。（1）时钟周期时钟周期是计算机中最基本的时间单位，它是由计算机的时钟信号决定的，时钟信号的频率越高，时钟周期越短。（2）机器周期机器周期也称为CPU周期，通常由若干个时钟周期组成。一个机器周期完成一个基本的操作，例如取指令、读存储器、写存储器等。（3）指令周期指令周期是执行一条指令所需要的时间，它由若干个机器周期组成。不同的指令由于操作不同，其指令周期可能不同。一般来说，指令周期包含取指周期和执行周期，有些指令还可能有间址周期和中断周期。关系：指令周期>机器周期>时钟周期，一个指令周期包含多个机器周期，一个机器周期包含多个时钟周期。39.简述中断处理的过程。（1）中断请求外部设备或内部异常向CPU发出中断请求信号，表示需要CPU进行处理。（2）中断响应CPU在满足一定条件（如中断允许标志为1）时，会响应中断请求。在响应中断时，CPU会完成以下操作：-关中断：防止在处理当前中断时被其他中断干扰。-保存断点：将当前程序的断点（即下一条要执行的指令地址）保存到栈或特定的寄存器中。-识别中断源：确定是哪个中断源发出的请求。（3）中断服务CPU执行相应的中断处理程序，完成对中断事件的处理。在中断服务程序中，可能会进行数据传输、错误处理等操作。（4）中断返回中断服务程序执行完毕后，CPU会恢复断点和现场（将之前保存的寄存器值等恢复），并开中断，继续执行被中断的程序。五、计算题40.已知X=-0.1011，Y=0.1101，用补码一位乘法（Booth算法）计算X×Y。（1）首先求[X]补和[Y]补[X]补=1.0101，[Y]补=0.1101，附加位Y₋₁=0（2）初始化部分积P₀=0.0000（3）进行Booth算法计算-第一次：Y₀Y₋₁=10，P₁=P₀+[-X]补=0.0000+0.1011=0.1011，然后右移一位得P₁=0.01011-第二次：Y₁Y₀=01，P₂=P₁+[X]补=0.01011+1.0101=1.10101，然后右移一位得P₂=1.110101-第三次：Y₂Y₁=10，P₃=P₂+[-X]补=1.110101+0.1011=0.100001，然后右移一位得P₃=0.0100001-第四次：Y₃Y₂=11，P₄=P₃右移一位得P₄=0.00100001（4）结果[X×Y]补=1.00100001，X×Y=-0.1101111141.某计算机的主存容量为1MB，按字节编址，Cache容量为16KB，每块8个字，每个字32位。若Cache采用直接映射方式，试求：（1）主存地址格式及各字段的位数主存容量为1MB=2²⁰B，Cache容量为16KB=2¹⁴B，每块8个字，每个字32位=4B，所以每块大小为8×4B=32B=2⁵B。主存地址共20位，其中块内地址5位（因为每块32B），Cache共有16KB/32B=2⁹块，所以Cache块号9位，主存标记20-5-9=6位。主存地址格式：主存标记（6位）、Cache块号（9位）、块内地址（5位）（2）Cache地址格式及各字段的位数Cache地址共14位，其中块内地址5位，Cache块号9位。Cache地址格式：Cache块号（9位）、块内地址（5位）（3）主存第256块映射到Cache的哪一块主存块号对Cache块数取模，256%2⁹=256%512=256，所以主存第256块映射到Cache的第256块。42.已知某计算机的指令系统采用定长指令字格式，指令字长16位，操作码4位，地址码12位。若采用单地址指令和双地址指令两种格式，问最多可以有多少条单地址指令和双地址指令？（1）双地址指令操作码4位，对于双地址指令，操作码可以有2⁴=16种编码。假设用其中一部分编码表示双地址指令，设双地址指令有n条，则n最大为2⁴-m（m为单地址指令操作码扩展所占用的编码数）。当不考