IDC电源的“最后一公里”板载电源的高密高集成化革命

目录索引一、外CSP资开劲增，AIDC高率推电气构新 7二AI机功密快提升，AIDC气构有向800VHVDC升级 12（一）AI柜率度速上，动气施构迭升级 12（二空间&效再级，800VHVDC方或为AIDC未主架构 17三、载源低压电流势动构级垂直电核趋势 22（一AI芯片”22（二电模演：分立向度成深融合启电范式 25（三供架演：横向垂供，IVR度集破PDN耗颈 30（四源PCB集：嵌式术放间源，PCB载化核势 43四、资议 53五、险示 54图表索引图1：2023-2033年生成人智市规模 7图2：2023-2033年生成人智市规模 7图3：2020-2028年智算心（AIDC）场模 7图4：美数中用量情及预（TWh） 8图5：外CSP商开支不含资赁情况亿元） 9图6：AI计算柜单柜功变趋势 10图7：英达体密度(百万/mm2)及耗(W) 图8：GoogleTPU晶密度(百万/mm2)及耗(W) 图9：2023-2028年数据心力耗 图10：据心电示意图 13图跨增的电量 14图12：TDP耗加75%，能升50倍 14图13：国AI算发趋势 15图14：柜率供压的配系 16图15：First-generationtraditionalrackservers 17图16：Secondgeneration–cloudandAIcomputing 17图17：Thirdgeneration–AIcomputingDCdistributionsidecar 17图18：Fourthgeneration–AIcomputingSSTandDCdistribution 17图19：达800VHVDC源构 18图20：伟展未据中架演图 18图21：NVIDIA以年迭代节，续动术创新 19图22：240V/336VHVDC供电系统 20图23：50%电供+50%240V流电统图 20图24：离电架构 21图25：Sidecar架主由AC-DC与DC-DC两模块成 22图26：+/-400VDCpowerdelivery:AC-to-DCsidecarpowerrack 222712PoL23图28：CPU/GPU/ASIC/FPGA峰电需的进程 24图29：VR到理的率分损失 24图30：VR到理的率分损失 24图31：Vicor电模计比多分电方更小巧 25图32：DrMOS结示图 27图33：Intelli-Module™与DrMOS的板积较 27图34：输功模两个通分系尺比较 28图35：用电块减交节和环小 29图36：州器MagPack技示意 30图37：源PCB模型 31图38：前主电方案 32图39：来载源方案发趋势 32图40：Vicor通过LPD和VPD最化“后英寸电阻 34图41：3D互功模块 34图42：MPS垂供术 35图43：直源块构 35图44：12V供架的1kW片率线 36图45：48V供架的1kW片率线 36图46：ASICVPD构计 36图47：直电块及具参数 37图DCM一完整的48V负载VPD解决案集于个进的集成套中适于ASIC集群 38图49：VR板构意图 38图50：54-5.4-Vcore转的测效率 38图51：向率与VPWR决案。 39图52：布率耗片TDP 39图3两种VD构（a部嵌式R中N开沿管的围对齐，且入无器水平布垂堆在介层（b）完嵌式VR，其中有件直水分布中层。 40图54：1000倍快的DVS节省50%的源 41图57：特®第代睿™微理器LGA封的底，及应芯图42图58：中大示个FIVR感的维图并标了流向头 图59：Intel片源决方案 42图60：富路一次电对产品 43图61：入电材料 44图62：介频和高Dk的阻抗图 45图63CBCMNCM材料，1GHz近共行为大低 45图嵌入电铁电采双面PCB艺形感绕在PCB内形成磁腔。 45图65：源无器表面装埋发示图 46图66：芯嵌感同封位结示图 47图67：用磁料类 47图68：CCE预件件 48图69：CCE叠层 48图70：心板入器件装（ECP®）流程 49图71：板PCB了系集度 49图72：mSAP艺打的矩线截，性上具显优，能现电路集成度最化又达成准阻控，时有降信损。 50图73：良半成艺流程 51图74：有DEC基的CoWoS-R52图75：统VRM53图76：IVR架构 53 表1：不代NVIDIAGPU的TDP性能 9表2：AC与DC电电比较 14表3：Vicor电源块立方对比 26表类板制路在主高度连制路板集电基之的位特征 50CSP高功率推动电气架构革新北美和亚太AI市场增势迅猛，智算中心迎来建设热潮。根据广发电新组外发报告《AIPrecedenceResearch测算：2024258.620338039实现46.5%的复合年增长率；具体到美国而言，其2024年人工智能市场规模为74.120332414.1亿美元，实现47.3%27.6%（ArtificialIntelligenceDataAI2024年我国AIDC市场规模在1000亿元以上，预计2028年将达到2886亿元，CAGR达到30%美国生成式AI市场规模（十亿美元）24116411176515711162435图1：2023-2033年全球美国生成式AI市场规模（十亿美元）24116411176515711162435全球生成式AI全球生成式AI市场规模（十亿美元）80454937525617581119182638560

3000 PrecedenceResearch PrecedenceResearch图3：2020-2028年中国智算中心（AIDC）市场规模0

2020 2021 2022 2023 2024 2025E 2026E 2027E 中国信通院、科智咨询

100%市场规模（亿元人民币）同比增速市场规模（亿元人民币）同比增速2,8862,2961,7781,3568791,01432337745360%40%20%0%AIDC建设拉动数据中心电力需求，未来将成为电力需求的重要组成。根据2023年的49GW2026年的AI202520GW2026到202660TWh1.9%2023年达到4.4%年数据中心用电量预计达到325至580TWh，约占美国总电力消耗的6.7%至12.0%。图4：美国数据中心用电量情况及其预测（TWh）美国劳伦斯伯克利国家实验室2025Q4AICNBCplatformonomics官网和同花顺数据，亚马逊2025Q4资本支出395亿美元，预计2026年达2000亿美元。亚马逊2025Q439542%2025131859%20262000微软2025Q4资本支出3752025Q4资本支出达3757%，同比增长66%（其中包含融资租赁相关支出；上一季度该占比曾高达44%回落至总支出的（GPU）与中央处理器（CPU）1规模部署Maia芯片。谷歌2025Q4资本支出279亿美元，预计2026年达1750亿至1850Alphabet2025Q427916%95%。Alphabet202591474%Alphabet2026将介于1750亿至185020252025年约60%用于服%以满足AI服务需求，算力供应紧张。Meta2025Q4资本支出221亿美元，预计2026年达1150亿至1350Meta2025Q4221Meta202572284%2026含将介于1150亿至1350Meta需求增速，甚至超过了供给的扩张速度。图5：海外CSP厂商资本开支（不包含融资租赁）情况（亿美元）同花顺AI芯片TDP与机柜功率密度迅速提升，推动高功率密度电源架构需求。根据SchneiderElectricHow6AIAttributesChangeDataCenterDesignAITDP（热设计功耗）来标示。TDPAI100TDP也从V100的300WB300202050kW，向2025年的超100kW2030表1：不同代NVIDIAGPU的TDP和性能TDP(wGPU TFLOPS8(Training) PerformanceoverV100 TOPS9(Inference) PerformanceoverV100)7V100SXM232GB30015.71X621XA100SXM80GB40015610X62410XH100SXM80GB70050032X200032XB200SXM180GB1000112572X450073XB300SXM288G7500121XSchneiderElectric发布的白皮书《How6AIAttributesChangeDataCenterDesign》图6：AI计算机柜的单机柜功率变化趋势SchneiderElectric发布的白皮书《How6AIAttributesChangeDataCenterDesignHighCurrent,HighPower-DensityIntermediateBusConvertersforPowerDeliverytoNext-GenerationProcessors（GPU）AI/ML强GPU来加速创新步伐。晶体管数量的增加也使得近几代的热设计功耗BlackwellTDP分别比上一代增加了160%、200%和33%。然而，尽管GPU根据ittbank《全球主流算力芯片参数汇总、整理、对比》，以英伟达GPU为例，其2020年发布的A100系列GPU7nm制程，晶体管数量为542亿，芯片面积为826mm26600万/mm22024B200GPU4NP制1600mm21.3亿/mm2。以GoogleTPU2023TPUV5p5nm274亿，350mm27800万/mm2，而2025GoogleTPUv7p3nm2744890mm23.08亿/mm2A100300W，B2001000w；TPUv5p225w，而TPUv7p959w图7：英伟达晶体密度百万/mm2)及功耗(W) 图8：GoogleTPU晶体密度百万/mm2)及功耗(W)ittbank《全球主流算力芯片参数汇总、整理、对比

ittbank《全球主流算力芯片参数汇总、整理、对比》高密度GPU部署和高机柜功率成为AIDC主要特征，对供电架构提出挑战。根据广发电新组外发报告《AI加速驱动供电变革，SST蓄势待发迎出海良机》，通用数据AIDCCPUAIDCCPU+GPUGPUAIDC12kW20248.8GWAIDC2024—2028CAGR25%，AIDC新增装机CAGR35%AIDC202466%202890%。图9：2023-2028年全球数据中心电力消耗Semianalysis二、AI机柜功率密度快速提升，AIDC电气架构有望向800VHVDC升级（一）AI机柜功率密度快速上升，带动电气设施架构迭代升级AIDCAIDC赋予电气设备新机遇》，智算中心对电力供应容量、配电设备面积占比、电能利用率、服务器电源功率、散率1020多台机柜，单机柜功耗在12kW以上，组成IT总容量约12.9MW，其电力容量大概在20MVA左右，通常由市政公共变电站引来四路10kV电源，对区域电网的整体压MW300-500MW，110kV220kVIT1/41/21，故UPS心重要考核指标，PUEPUE率提升，电源功率密度要求大幅提升。根据Navitas的数据，2023-2025年AC/DC电源的功率密度有望达到100W/立方英寸，远期有望达到180W/立方英寸。级散热有望成为主流，相变级液冷有望代替单相液冷。AI电源架构通常包含从高压到芯片的三次电压转换。根据《AILoadDynamics–APowerElectronicsPerspective》（YuzhuoLi，YunweiLi，2025）《800V优势及国内外发展状况》，从一次电源来看（如HVDCDC/DC、直流不间断电源DC/DC和SST电源10kV换为800V/±400V （机柜内D/D模块（模块作为三次电源，将中压直流电进一步转换为芯片、处理器等负载所需的低压直流电，最终为服务器核心组件供电。图10：数据中心供电架构示意图究中心

公众号“CDCC”《800V直流供电系统的优势及国内外发展状况》，广发证券发展研GPU每代性能提升与NVLink互联域扩张导致的功率密度指数级飙升，叠加将电源组件移出核心算力区域的空间需求，共同迫使数据中心采用全新的机柜电源架构。根据NVIDIA800VDCArchitectureforNext-GenerationAIInfrastructure随着CPU与20%的阶梯NVLink技术GPUGPU20%NVLinkGB300架构的性能跃升75%503.4——NVLink4x8GPU32GPU）扩展为72个GPUGPUGPU的发展轨迹。NVLink——中支撑算力性能的核心地带。功率等级的持续攀升与电源组件外移这两大趋势相互叠加，正催生对新型机柜电源架构的迫切需求。图11：跨代增长的发电量 图12：TDP功耗增加75%，性能提升50倍NVIDIA官方白皮书《800VDCArchitectureforNext-GenerationAIInfrastructure

NVIDIA官方白皮书《800VDCArchitectureforNext-GenerationAIInfrastructure表2：AC与DC电源电缆比较

随着机架级功率的上升，使用传统的交流配电会导致系统复杂性增加、组件增多以及可扩展性降低，从而提高下一代部署的资本和运营成本。根据NVIDIA官方白皮书《800VDCArchitectureforNext-GenerationAIInfrastructure》，传统的415V或480V（1）电源线规格和载流量：60A或100AIEC60309（2）（3）着机架级功率的上升，使用传统的交流配电会导致系统复杂性增加、组件增多以及可扩展性降低，从而提高下一代部署的资本和运营成本。在固定线规承载48A连续电流的条件下，相较于415V交流电，采用800V直流电可使相同横截面积的铜导体传输功率提升157%。北美地区常见的扩容方案是使用480V交流电，但该方案仅能提升16%的传输能力。若进一步采用1500V直流配电，相同规格导体的传输能力将实现382%的显著提升。PowerpercablediameterVoltage Wires

(kW/mm)

PowerIncreaseref.415VAC415VAC 4(P1,P2,P3,PE) 0.6 -480VAC 4(P1,P2,P3,PE) 0.8 16%800VDC 3(POS,RTN,PE) 1.7 157%1500VDC 3(POS,RTN,PE) 3.1 382%NVIDIA官方白皮书《800VDCArchitectureforNext-GenerationAIInfrastructure》（）根据CDCC2025年11800VGB200NVL72单120kW,GB300NVL72132kWRubinVR200NVL系列，以及基于RubinUltra架构的VR300NVL系列，单机柜功率将会达到数百1MW:（1）1000kWAC380V1515A是采用PDU还是铜排给服务器供电，机柜内都没有足够的空间布置，如果采用机架式PSU，机柜内将没有空间放置服务器。（2）灰白区（在数据中心中，白区指机房内部放置机架的区域，主要用于部署IT基础设施：灰区是指白区之外，支撑数据中心运行的机电设施区域）占比问题：以一个20MW的数据中心为例，如果每机柜功率15kW时数据中心的灰区与白区比值是1:1，那么当每机柜功率提升到60kW时，供电和制冷方案不变的情况下，灰区与白区比值可能会变为4:1。照此推算，如果机柜功率密度继续提升，而数据中心的供电和制冷方案还不改变，那么灰区占比会越来越高，比例将严重失衡。（3）供电效率提升的瓶颈问题：传统供电系统的架构已经基本确定，各设备的效率已经接近极限，机柜功率密度提升后，传输电流更大，线路损耗也就更大，产生的热量也会更多，影响数据中心供电效率的同时也将给制冷带来更多的压力。图13：中国AI算力发展趋势CDCC2025800V(2.0)针对机柜功率密度提升引发的各类问题，提升数据中心的供电电压是一种有效途径，其中DC800V或者±400V将会是未来的发展趋势。根据CDCC2025年11月发布800V(2.0)AC600VUPSAC600VAC480VAI2027DC800VAIDC800VAC380VAC600VAC690VDC800V±400V±400VDC800VDC400V图14：机柜功率和供电电压的匹配关系CDCC2025800V(2.0)数据中心供电架构为了应对日益增长的AI的演变。TexasInstruments2025年11DatacentersevolvetomeetAI'smassivepowerneeds第一代传统机架服务器架构自1990年代起占主导地位，其特点是中压电经变压器和UPS缓冲后，由机架内每个托盘独立的电源单元(PSU)生成12V输出，该架构在机架功率10kW至20kW时表现良好，但难以满足更高需求；第二代云与AI计算架构”PSU，改用集中式“电源架”并通过机架背部母线排分发50V直流电，其核心演变点在于50V100kW200kW时配电损耗变得巨大；第三代“AI计算直流配电Sidecar架构引入侧挂柜(Sidecar)将交流电转换为800VDC或±400VDC20kA降至1.25kAITSidecar第四代压器架构”(SST)AC/DCITSSTIT图15：First-generationtraditionalrackservers 图16：Secondgeneration–cloudandAIcomputing TexasInstruments2025年11月发布技术文章《DatacentersevolvetomeetAI'smassivepowerneeds

TexasInstruments2025年11月发布的技术文章《DatacentersevolvetomeetAI'smassivepowerneeds》，图17：Thirdgeneration–AIcomputingDCdistributionsidecar

图18：Fourthgeneration–AIcomputingSSTandDCdistribution TexasInstruments2025年11月发布的技术文章《DatacentersevolvetomeetAI'smassivepowerneeds

TexasInstruments2025年11月发布的技术文章《DatacentersevolvetomeetAI'smassivepowerneeds》，（二）空间&效率再升级，800VHVDC方案或成为AIDC未来主流架构在其发布的《下一代AI基础设施的伏直流架构》白皮书中，明确推荐了+800V根据NVIDIA800VDCArchitectureforNext-GenerationAIInfrastructure》，800VDC54VDC或设施级480VAC800VDC(SiC)和氮化镓(GaN)800VDC(EV)行业的广泛应用。这使得从电网到机架的无缝端到端集成成为可能，并实现了超过1MW的更高功率密度。800VDC优势具体体现在：第一，相比415V交流电，800V直流电在相同铜线截面积下传输功率提升157%。第二，相比多级转换方案，该方案通过64:1的LLC变换器和V126图19：英伟达800VHVDC电源架构NVIDIA官网《NVIDIA800VDCArchitectureWillPowertheNextGenerationofAIFactories对于800VDC的实现，英伟达提出了三种具体方案，一是改造方案，使用侧置电源柜（SidePowerRack）在机架旁将AC转为800VDC；二是混合方案，设施级AC/DC电源整流器通过低压交流电来输送800VDC电力；三是未来方案，使用中压整流器（MVRectifier）、固态变压器（SST）实现从中压直接转换为800VDC，从而消除对传统低压（480VAC）层级的需求，并简化设施电源架构。图20：英伟达展望未来数据中心架构演变图NVIDIA白皮书《800VDCArchitectureforNext-GenerationAIInfrastructure英伟达VeraRubinUltra架构通过引入SideCar（侧载）800VAMD2027年AI2027年推出的VeraRubinUltra（Kyber）引入“（SideCar）”（）800VGPU800VDCsidecar1.2GPUSidecar架构800V图21：NVIDIA以一年一迭代的节奏，持续驱动技术创新techpowerup官网《NVIDIAtoBuildGPUsonIntelFoundryfrom2028:Report》国内已形成较为成熟的240V/336VHVDC技术应用体系。ODCCHVDCPFCLLCDCAC240V/336VHVDC（DCUPSACUPS240V/336VHVDC供（BAT一路240VDC50%240VDC240V100%240V率为98%（扣除变压器和线路损耗）*50%+98（扣除变压器和线路）ITrackDC的DC流块以轻进入眠较ACUPS大升轻部的率。图22：240V/336VHVDC供电系统 图23：50%市电直供+50%240V直流供电系统图ODCC《巴拿马供电技术白皮书，2020

ODCC《巴拿马供电技术白皮书，2020当前800VHVDC架构形成了±400VDC（双极供电）与800VDC（单极供电）两种技术路线，海外大厂及产业链积极推进。根据苏州明义微电子技术有限公司官方公众号2025年12——从12V800V800VHVDC与AI800V-"800V800V架构在AIIT及SiC的800V500kHz，功率密度突破10W/cm³，率先应用于下一代AI数据中心与RubinUltra（SiC（）微软提出的MountDiablo±400V输MicrosoftTechCommunityMtDiabloDisaggregatedPowerFuelingtheNextWaveofAIPlatformsMtDiabloAI加速器，并可扩展网络交换机以支35%的AI48V直400V直流（高压直流或求。我们预期400V48V(PSU)(HVDC)HVDCXPU.pubNvidia's800VDCProvesJensenisListeningOCP480VDiablo±400V480V400V800V图24：分离式电源架构MicrosoftTechCommunity官网文章《MtDiablo-DisaggregatedPowerFuelingtheNextWaveofAIPlatforms谷歌SidecarChromaAISidecarHVDC（HighVoltageDirectCurrent）±400VSidecarAC-DC与DC-DC±400V±400VHVDC±400VAI图25：Sidecar架构主要由AC-DC与DC-DC两大模块构成Chroma官网文章《AI服务器电力传输新挑战：HVDC电源架构与高压源载一体测试方案图26：+/-400VDCpowerdelivery:AC-to-DCsidecarpowerrack谷歌官网《AIinfrastructureishot.Newpowerdistributionandliquidcoolinginfrastructurecanhelp三、板载电源：低电压大电流趋势驱动架构升级，垂直供电为核心趋势（一）高性能AI芯片“低电压、大电流的演进趋势，传统横向供电遭遇物理极限点式负载电源（POL）是将开关电源模块化、集成化的一种电源系统，它位于电路板上的负载电路附近，主要作用是电压转换。），（Point-of-LoadPowerSupply，缩写为POLDC-DC高电压的输入电源（如电池或电网电源）转换为负载所需的较低电压。POL通常用于要求高效率、快速响应和小尺寸的电路设计中，例如基于FPGA、ASIC、微控制器和其他集成电路的系统中。POL电源可以提供所需的稳定电压，以保持负载的正常运行，同时也可以在系统的动态负载变化时快速响应电压变化，从而提高整个系统的效率和性能。VRM是一种物理形态从独立模块、板载VR演进至芯片内集成IVR/FIVR的高性能POL，为高性能芯片提供精准的动态电压调节与极速瞬态响应。根据PowerElectronicTips官网文章《What’savoltageregulatormodule?》以及FlexPowerModules官网应用手册《ApplicationNote328:VoltageRegulatorModules》，电压调节模块（VRM）是一种高度专业化的负载点电源（POL），专为微处理器提供精确且可动态调节电压（通过VID信号通信）的降压转换器。其物理形态多样，早期多以独立插入式模块形式存在，现已演进为直接布在主板上的VR(VoltageRegulator)IVR(IntegratedVoltageRegulator)FIVRFullyIntegratedVoltageRegulator)PCBVRM是POLPOLVRM图27：典型分布式电力架构，采用12伏直流输入PoL，为多种低压负载供电PowerElectronic官网文章《WhatarePoint-of-Loadconverters?电压调节模块VRMVRM（2012）CPUVRM需:(1)VRM3.3V1V1V；(2)CPU处VRM130A；(3)VRM的动态2A/nsVRM考虑的性能指标。高性能AI（PDN）的损从而难以在性能极限下实现高效供电。根据VICOR官网《Verticalpowerdeliveryenablescutting-edgeprocessing需要应对不断增加的电源分配网络(PDN)阻抗压降、高电流低电压处理器电源引脚上的电压梯度、瞬态性能指标以及功率损耗等问题。根据VICOR官网文章《PoweringhighperformancecomputingPCBVRPDN使电压调节器(VR)紧邻封装边缘，高电流仍然需要经过相当长的距离才能到达核VRVR都是图28：CPU/GPU/ASIC/FPGA峰值电流需求的发展进程VICOR官网《powerdeliveryenablescutting-edgeprocessing图29：VR到处理器的功分配损失 图30：VR到处理器的率分配损失 VICOR官网《LateralpowertoVerticalpower》广发证券发展研究中心

VICOR官网《LateralpowertoVerticalpower》广发证券发展研究中心（二）电源模组演进：从分立走向高度集成，深度融合开启供电新范式过去芯片供电主要以板载分立器件供电为主，但空间及设计的限制使得DC/DC电源模块有望从分立方案向集成方案演进。根据RENESAS官网文章《WhatisaPowerModule?》，构建分立电源需要多个外部元器件，包括：PWM控制器、开关功率MOSFET管、输入电容、输出电容以及功率电感。上述所有元器件均需根据不同设计进行选型。例如，若一个系统包含20条不同的电源轨，就必须为每一路设计单独完成这些元器件的选型工作，这使得电源子系统的设计极具挑战性。现代集成技术为模块化“DC/DC电源模块”电压调节器带来了显著改进，模块化设计相比分立方案在性能和设计上具有诸多优势。根据Vicor官方白皮书《Optimizinghigh-densitypowerdesign:modularvs.discrete（BOM）PCB图31：Vicor电源模块设计比大多数分立电源方案更小巧Vicor官方白皮书《Optimizinghigh-densitypowerdesign:modularvs.discrete表3：Vicor电源模块与分立方案对比特性Vicor电源模块分立方案所需的内部电源设计工程技能水平最低极高尺寸小巧紧凑物料清单（BOM）和PCB面积更大重量轻便多数情况下，更大的BOM和PCB会使其更重功率密度高低效率高（取决于具体应用）高（取决于具体应用）灵活性紧凑的尺寸便于在任何应用中实施占用空间大，难以适配现有应用可扩展性模块化设计便于灵活增减规模固定的电路设计难以扩展至新设计设计周期/上市时间比分立方案缩短最高50%更长认证由供应商提供保证需要在内部完成热管理更均匀的平面封装轮廓和集中热源，简化了热管理设计器件分布零散且不均匀，导致热管理设计效率更低、更复杂装配便捷性简单、快速，损坏风险更低更复杂、缓慢，损坏风险更高采购/供应链更简单，风险更低更复杂，供应链中断风险更高Vicor官方白皮书《Optimizinghigh-densitypowerdesign:modularvs.discrete》5×6DrMOSAI算力2025）MOSFET集DRMOSPCB装产品的1/4，其功率密度是分立MOSFET的3倍。根据官网文章《PredictingtheVDSSwitchingSpikewiththeParasiticInductanceEffectonSPICESimulation称为MOSFETDesigningwithDrMOSPartIConceptandFeaturesDrMOS通过将功率传输电路和驱动器集成在同一个封装中，消除了大部分这些不图32：DrMOS结构示意图5×6DrMOSAI（无锡华润微电子有限公司，2025电源模块集成方面，MPSIntelli-Module™系列的最新产品将DrMOS、电感和其他无源元件集成到单个封装中，不仅占位面积小，功率密度还提高了2.5倍。根据|MPSAIAIMPSMPSIntelli-Module™的MPC22167-130是MPSIntelli-Module™DrMOS2.5（VR）（PDN）图33：Intelli-Module™与DrMOS的占板面积比较安富利公众号《芯方案|MPSAI发证券发展研究中心MPS功率模块通过高度集成功率级、控制环路及被动元件，结合其专利的MeshConnect™封装技术，在显著提升功率密度和系统性能的同时，极大简化了设计流程并加速了产品上市。根据MPS《RevolutionizingPowerSupplies:TheAdvantagesofIntegratedPowerModulesMPS专利的MeshConnectMPSVCCS（例如两个MP2152图34：双输出功率模块与两个单通道分立系统尺寸比较MPS电源模块的高度集成显著缩小了开关节点和加热环路面积，从而降低了电磁干扰（EMI），确保系统更易满足兼容性标准并提升运行稳健性。根据MPS《RevolutionizingPowerSuppliesTheAdvantagesofIntegratedPowerModules将整个变换器集成到单一封装中，固有地导致开关节点更小，从而减少电磁干扰图35：利用MPS电源模块减少交换节点和热环大小MPS《RevolutionizingPowerSupplies:TheAdvantagesofIntegratedPowerModules德州仪器MagPackMagPack™TPSM82866A1A/mm2（准确来说是0.87A/mm2）。在1mm2面积提供接近1AMagPack片相匹配，旨在减少直流和交流损耗。将这两个电路元件与高性能、高电导率的MagPackMagPack技术的电图36：德州仪器MagPack技术示意德州仪器《MagPack™技术：新款电源模块的四大优势可帮助您在更小的空间内提供更大的功率（三）供电架构演进：从横向到垂直供电，IVR深度集成突破PDN损耗瓶颈通过将PoL转换器更靠近处理器以减小电源平面面积，能够有效降低直流电阻并根据《High-current-densitypowermodulesmitigatetheenvironmentalimpactofpower-intensivegenAIPCB建模：R=[(ρ⋅L)/(T⋅W)]⋅[1+α⋅(25°C)]其中ρ=x10-6欧姆-厘米)L=平面长度(厘米)W=(cm)T=α=(3.910-3/°C)PoLGenAI(PDN)的直流电阻。GenAI处理器电源系统设计者越来越认识到这一点。PCB电源平面面积作为减少整体加速器模块（AM）PoLVR图37：电源PCB模型High-current-densitypowermodulesmitigatetheenvironmentalimpactofpower-intensivegenAI（IEEE，2024当前GPU供电方案主要有离散式、横向模块化、背板模块化及垂直模块化四种形式，垂直模块化在缩短供电路径的同时能较大程度提高性能边界。根据《PoweringtheFutureofAI:HighPowerDensitySolutionsforAIAccelerators》，当前GPU供电方案主要有离散式、横向模块化、背板模块化及垂直模块化四种形式，通过三维空间上的集成与堆叠，优化电流传输路径，是突破高电流供电瓶颈的关键。：850-1000APDN损耗>100W。模块（）：TLVR（TransInductorVoltageRegulator）种改进的耦合电感设计，能优化瞬态响应。该模块代表了从离散器件走向集成的第一步，虽然在功率密度和电流上限上不是最高，但验证了集成化、模块化设计的可行性。将功率级、电感和电容集成在单一封装内，可更靠近处理器供电。性能边界提升至1100-1350A。模块（）：这种设计不仅缩短了内部互联长度，降低了寄生参数，更重要的是为热量从芯片直接向下传导至冷板创造了更优路径，从而同时实现了功率密度与散热能力的提升。将模块移至主板背面，进一步缩短高电流路径。性能边界提升至1500-2000A。模块（）：高，可达2500-3000A以上。图38：当前GPU主流供电方案PoweringtheFutureofAIHighPowerDensitySolutionsforAIAcceleratorsPoweringtheFutureofAIHighPowerDensitySolutionsforAIAcceleratorsVRMPDN主板嵌入BVM（ME-BVM）：将BVM嵌入主板内部，可以绕过主板层面的走线，减少总PDN损耗15-20%，并突破主板互连的电流限制。挑战在于降低模块厚度以适应嵌入，并解决嵌入后的供电与散热问题。基板嵌入BVMPDN图39：未来板载电源解决方案的发展趋势PoweringtheFutureofAIHighPowerDensitySolutionsforAIAcceleratorsGenAIPCBHigh-current-densitypowermodulesmitigatetheenvironmentalimpactofpower-intensivegenAI》（IEEE，2024），GenAIPoL（VDD）低至0.7±5%（即软）（dI/dt）2000PoL（1到2毫秒）HBMVDD）1.1伏或1.2（auxVDD），至400GenAIVRPCBVicor利用（LPD）和垂直功率传输（VPD）（HPC）VICORVerticalpowerdeliveryenablescutting-edgeprocessingFPA架构是Vicor（PRM模块（VTM或MCM模块）横向供电(LateralPowerDeliveryLPD)：VTM模块器的南北侧或东西侧基板上。虽然比传统方案进步，但电流仍需通过PCB横向流动，PDN阻抗仍会产生显著损耗；横向-垂直混合供电(Lateral-VerticalPowerDelivery)：这是一种过渡架构。大约70%的功率通过侧面的电流倍增器横向传输，剩余30%BGAPDNLPD的1/4垂直供电(VerticalPowerDeliveryVPD)：PDN）AIBGA，此外PCBCPO（图40：Vicor通过LPD和VPD最小化“最后一英寸”电阻VICOR官网《powerdeliveryenablescutting-edgeprocessing将电源模块（VR）从横向布局改为垂直布局（置于处理器下方），能有效解决与PCB损耗。High-current-densitypowermodulesmitigatetheenvironmentalimpactofpower-intensivegenAI》（IEEE，2024），一个1000A（TDC）的genAI3mFPCBVR。以1A/mm2的VR3500mm2350A（）电流dI/dtVDDPoL横PDNPDN阻抗从6011微欧姆，PCB60-111000PCB5064个GenAIAM的GenAI3200瓦PCB。图41：3D互联功率模块High-current-densitypowermodulesmitigatetheenvironmentalimpactofpower-intensivegenAI（IEEE，2024具有优异热性能与高共面性的薄型3Di封装技术，为GenAI处理器迈向2000A级大电流垂直供电（VPD）提供了兼具制造可靠性与高效热管理的封装支撑。根据《High-current-densitypowermodulesmitigatetheenvironmentalimpactofpower-intensivegenAI（IEEE，2024）VPD1MHz3Di（<1.8毫米）3Di（EMI）genAI20001500垂直供电（Z轴供电）xPUBGA过极大地缩短路径长度来显著降低PDN损耗与阻抗。根据MPS官网《48VDATACENTERSOLUTIONSCPU和GPUPDNZPDN（超过10倍）AnalogDevicesImpactsofTransientsonAIAcceleratorCardPowerDeliveryxPU移动并重新定位到处理器下方，消除了PCBPCBxPUxPUBGA图42：MPS垂直供电技术 图43：垂直电源模块架构MPS官网《48VSOLUTIONS， AnalogDevices网文章《ImpactsofTransientsonAIAcceleratorCardPowerDelivery48V为未来板载供电核心趋势，在垂直供电体系下其输入系统的峰值效率和整体效率曲线通常优于12V系统。根据《PoweringtheFutureofAI:HighPowerDensitySolutionsforAIAccelerators》，在高负载区间（>500A）区间内，48V及12V效率曲线均能保持在90%以上的高效率，而对比来看48V输入系统的峰值效率和整体效率曲线通常优于12V系统。这是因为更高的输入电压意味着在传输相同功率时，输入电流更小，从而显著降低输入端路径上的损耗。在数据中心等高端应用中，采用48V供电架构是未来的必然趋势，而垂直供电方案能充分发挥其优势。图44：12V供电架构下1kW芯片效率曲线 图45：48V供电架构下1kW芯片效率曲线《PoweringtheFutureofAI:HighPowerDensitySolutionsforAIAccelerators》

《PoweringtheFutureofAI:HighPowerDensitySolutionsforAIAccelerators》Asic芯片功耗不断变大的过程中，传统供电网络（PDN）损耗急剧增加，亦需要垂直互联体系来缩短电路路径以减小损耗。根据OCP2025《VerticalPowerDeliveryfor850AAIASICASIC（PDN）（VPD）PDNVPDAIASIC（CarrierBoard）（TSV）上，供电在下”的堆叠结构是缩短供电路径的关键。图46：ASICVPD架构设计VerticalPowerDeliveryfor850AAIASIC垂直供电将电压调节模块（VRM）重新布置在处理器下方，能显著改善PDN损耗。根据VICORPoweringclusteredAIprocessorsVPDPDNPoweringtheFutureofAI:HighPowerDensitySolutionsforAIAccelerators（VRM）PDNGPU）SoC芯片，（（电模块，其采用四相设计（可支持多达两个独立输出），将功率密度大幅提升至40040244μF440μF图47：垂直供电模块设计及具体参数PoweringtheFutureofAIHighPowerDensitySolutionsforAIAccelerators针对AI集群超高电流需求导致的传输阻抗损耗问题，Vicor推出了由PRM调节器和VTM48V直达负载供电。Vicor《PoweringclusteredAIprocessors近100千安/ASIC600至1000安VRPCBVicorVPDVTM装PRM调节器，为每个处理器提供完全调节的48V至负载解决方案，即DCM™VTMVTMPRM根图DCM是一个完整的48V负载VPDASIC集群VICOR官网文章《PoweringclusteredAIprocessors在VR板中使用的盲孔/埋孔工艺具有一定通用性，能促进VPD的发展。根据《AVerticalPowerDeliveryArchitectureforHigh-PerformanceComputing》（IEEETransactionsonPower/VVRVRCPUVR组装成计算系统，对所研制的VPDVPDPk-Pk值为1.55VPD91.5%VPD的直接54-5.4-Vcore130A时90.7%250A88.4%48-1V性，使得功率转换器可以直接组装在芯片背面，实现了效率的可扩展性，这些结果VPD图49：VR板结构示意图 图50：54-5.4-Vcore转换的测量效率AVerticalPowerDeliveryArchitectureforHigh-PerformanceComputing（IEEETransactionsonPowerElectronics，2025

AVerticalPowerDeliveryArchitectureforHigh-PerformanceComputing（IEEETransactionsonPowerElectronics，2025Google提出了一种两级式供电架构，通过将高密度第二级电源模块（VPWR）直接贴装在ASIC正下方的系统板背面，实现了0.8V下1000A的大电流输送，成功将电源分配网络（PDN）阻抗降低了90%并解决了传统横向布线的空间瓶颈。根据GoogleVerticalPowerDeliveryfor1000AmpsMachineLearningASICs（VPWR）ASICMLASIC1000安培的48VBuckASIC1000IR70%（100W降至约30W）ASIC（TDP）20%%以下。图51：横向功率与VPWR解决方案。 图52：分布功率损耗与片TDPGoogle《VerticalPowerDeliveryfor1000AmpsMachineLearningASICs

Google《VerticalPowerDeliveryfor1000AmpsMachineLearningASICs》分布式垂直功率传输（DVPD）在VPD垂直优势的基础上，进一步优化了供电效率。《VerticalPowerDeliveryforHighPerformanceComputingSystemswithBuck-DerivedRegulators》（SrihariniKrishnakumar，2024），尽管传统垂直供电（VPD）减少了PCB到VR的损耗，但从单个VR输出到芯片上最远POL的横向大电流路径仍然很长，相比之下，DVPD通过将VR分布在功能芯片下方和/或周边，显著缩短了单个VR到POL的高电流路径。这种设计有效缓解了VR和水平封装互连组件中的传导损耗，最终实现更高的系统级效率。图DVPD部分嵌入式完全嵌入式VerticalPowerDeliveryforHighPerformanceComputingSystemswithBuck-DerivedRegulators（SrihariniKrishnakumar，2024IVR设计将所有外部元件集成到集成电路中，提高了供电效率同时节省了PCB的占位面积，是未来潜在的核心电源解决方案。根据EEPower《UnderstandingIntegratedVoltageRegulators持功率ICEmpowerIVR（IC）（PCB）10IVRIVR采用CMOS几何架构，使IC能够直接集成到SOC封装上，大大减小了PDN的尺寸。根据EEPower《UnderstandingIntegratedVoltageRegulators》，EmpowerIVRCMOSICSoC封装IVRSoCPCBSoC封装上。除了PCB（PDN）PDN款IVR100（DVS）50%图54：1000倍更快的DVS可节省50%的能源EEPower《UnderstandingIntegratedVoltageRegulators》，广发证券发展研究中心英特尔在第四代酷睿中首次实现FIVR架构，采用封装埋入式空气芯电感（ACI）以及芯片内MIM电容，虽显著提升了能效与峰值功率，但存在热管理问题。根据《FIVR—FullyIntegratedVoltageRegulatorson4thGenerationIntel®Core™SoCs》（IEEE,2014），英特尔第4代酷睿微处理器（Haswell）由全集成电压调节器（FIVR）供电，这是业界首次在大规模集成电路（VLSI）芯片和封装中部署高电流开关调节器。位于主板上的第一级电压调节器（VR）将电源或电池电压（12-20V）1.8V831个FIVR16MIM（--金属MIM（Die）内。FIVR50%FIVR（VR）VRCMOSFIVRFIVR使突发工（HotSpots）图®™微处理器LGA封装的

图56：图中放大显示两个FIVR电感器的三维视图，并标出了电流方向箭头 FIVR—FullyIntegratedVoltageRegulatorson4theneatinInel®ore™os（IEEE,2014，广发证券发展研究中心

FIVR—FullyIntegratedVoltageRegulatorson4theneatinInel®ore™os（IEEE,2014，广发证券发展研究中心英特尔在其最新的代工架构中采用CoaxMIL技术将磁性电感嵌入基板，以实现IVRIntel《AcceleratingAIandHPCwithadvancedprocessandpackagingtechnologies。随着FIVRCPUMIL尔18A制程的逻辑芯片模块采用PowerVia背面电源供电技术，大幅缩短电源路径、降低IROmniMIMAIOmni图57：Intel芯片电源解决方案IntelFoundry《AcceleratingAIandHPCwithadvancedprocessandpackagingtechnologies（四）电源PCB高集成化：嵌入式技术释放空间资源，PCB载板化为核心趋势AI电源时代下PCB有望朝高功率、高密度、高集成化方向发展。根据HKPCA会刊《AIPowerPCBIntroduction》，伴随AI芯片的功耗日益攀升，传统的PCB已难以满足严苛要求，AI电源时代下PCB有望迎来高功率、高密度、高可靠革命。现代电子系统，尤其是AI服务器和数据中心，其电源架构呈现出清晰的层级化：主电源：3000W的AC/DCPCB择性凸铜等新技术承载超过100A的电流，但其尺寸、层叠和构造并未发生根本性改变。中富PCB在传统应用领域，通过材料与工艺的持续优化，不断挖掘现有技术的潜力，为客户提供稳定可靠的AC/DC转换解决方案。次级电源：DCPCB12-303-5mm4-5术，结合HDI，构成了标准化模块。这种设计旨在实现高电流分配和系统级的稳定供电，是中富PCB为现代高性能计算和通信设备提供的核心产品之一。三级电源：AIDC/DCPCB17x23x7mm14-18层电路，功率高达800W。这得益于中富PCB在嵌入式、HDI和3D结构等先进技术上的深厚积累，代表了PCB微型化的最高水平，也是中富PCB服务AI、5G等前沿市场的关键能力。图58：中富电路一二三次电源对应产品HKPCA会刊《AIPowerPCBIntroduction分立元件组装到连接器模块化电感嵌入PCB”HKPCAAIPowerPCBIntroductionPCBPCBPoLPCBTape&Reel/有源元件，最终实现3D500微米，介质厚度将缩减至30微米。这预示着未来的电源PCB将不再仅仅是一块承载元件的“板子”，而是一个集嵌入式电容技术（ECT）将电容直接集成到PCBZuken官网2025年1月23日发布的文章《OptimizingPCBPerformancewithEmbeddedCapacitance集成到PCB或芯片封装中，以满足对微型化和提升电气性能的需求。该技术于1990ECTPCBAltiumEmbeddedCapacitanceMaterialsOverviewPCB叠加中的电源层和接地层，从而在PCBPDN降低PDN导GHz/。图59：嵌入式电容材料Zuken2025123日发布的文章《OptimizingPCBPerformancewithEmbeddedCapacitance图60：薄介质频率和高Dk的阻抗图 图61：PCB叠加中使较薄的ECM时，PDN阻ECM材料，1GHz的共振行为大大降低Zuken官网2025年1月23日发布的文章《OptimizingPCBPerformancewithEmbeddedCapacitance

Altium官网文章《EmbeddedCapacitanceMaterialsOverviewPCB表面积，而PCBPCB《DevelopmentandApplicationsofEmbeddedPassivesandInterconnectsEmployingNanomaterials》（PMC,2022）,（k）PCBONLINE2026年122《InductorDesignandSelectiononPCBs》，在现代电子设计中，印刷电路板（PCB）图CBPBB内形成磁芯腔。PCBONLINE2026122日推送文章《InductorDesignandSelectiononPCBs》,为解决芯片级封装电感在小型化与性能之间的矛盾，将电感进行PCB板级封装已成为实现电源管理系统高集成度与高性能平衡的重要突破口。根据《印制电路板埋嵌磁芯电感研究及应用》（电子科技大学，2021），传统分立式电感器件的最小厚度也有0.4mm左右，相比同样是无源器件的电容厚了十几倍，而使片上电感和PCB埋嵌电感能达到传统分立式电感提供相近效果的电压调节，使小型化和模块化，同时减少由于电阻造成的损失，并使电源管理回路具有更好的系统完整性，是重要的发展目标。但是芯片级封装电感给芯片本身高集成度、高可靠性、高频适用性的发展趋势造成巨大挑战，而只是缩减器件体积又会造成电感性能难以满足电路要求。行业趋势和市场压力正迫使芯片制造厂商减少封装空间，留给芯片级嵌入式电感器的空间也减少了，导致电感性能下降。因此，将电感进行PCB板级封装成为重要的发展突破口。有源器件和无源器件逐步从表面焊接贴装向板内埋嵌发展的过程，得益于此器件集成密度大大提升、器件互连距离减少，由此带来的损耗也降低。图63：有源和无源器件从表面贴装向埋嵌发展示意图研究中心

（电子科技大学，2021，广发证券发展在封装基板或PCB（2021）(SiliconInterposer)图64：磁芯埋嵌电感器不同封装位置结构示意图研究中心

（电子科技大学，2021，广发证券发展PCB能，选择具备高饱和磁化强度、高电阻率且能与PCB制造工艺高度兼容等特定需求的磁芯材料。根据《印制电路板埋嵌磁芯电感研究及应用》（电子科技大学，2021）PCBPCB的PCBPCB不匹:PCB图65：常用软磁材料分类研究中心

（电子科技大学，2021，广发证券发展奥特斯（AT&S）的中心磁芯埋嵌（CenterCoreEmbedding,CCE）是一种利用粘合剂膜将磁芯电感嵌入在层合板芯内的空腔内的方法。根据《印制电路板埋嵌磁芯电感研究及应用》（电子科技大学，2021）以及《PCBEmbeddedToroidalInductorfor2MHzPoint-of-LoadConverter》（CIPS，2020），中心磁芯埋嵌（CenterCoreEmbedding,CCE）FR4材质的PCB（pre-preg）叠层在PCBPCB图66：CCE预埋件组件 图67：CCE叠层PCBEmbeddedInductorfor2MHzPoint-of-LoadConverter（CIPS，2020

PCBEmbeddedInductorfor2MHzPoint-of-LoadConverter（CIPS，2020奥特斯（AT&S）的ECP®PCB内AT&SMiniaturizationwithEmbeddedComponentPackaging(ECP®)》，AT&S采用ECP®技术的印制电路板，是在微型化领域历经多年研发工作的结晶。通过将元器件“埋置”在电路板内部，开创了第三维功能层面：电路板内部如今也可用于布置元器件，而非仅局限于板件的顶面和底面，从而节省了宝贵空间。这使得此类电路板能够在相同尺寸下，实现远多于传统电路板的功能。我们的ECP®印制电路板广泛应用于从医疗技术到消费电子等各类高科技领域。嵌入式元器件封装技术（ECP®）的优势：对集成元器件提供优异防护，且散热性能良好，因此可靠性极高；超薄外形可高效散发余热，这在众多电力电子控制应用中至关重要；微型化水平无可比拟，可实现全新、更小尺寸的印制电路板；系统微型化能够缩短信号路径，将损耗降至最低。图68：中心芯板嵌入式元器件封装（ECP®）工艺流程AT&S官方技术文档《AT&SPCBTechnologiesforPower》，广发证券发展研究中心PCB有望逐步向类载板化（SLP）方向发展，SLP能够搭载更多功能模块从而提高系统集成度。根据elepcb官网文章《BreakthroughsinSubstrate-LikePCBTechnology技术为PCB制造领域带来了显著优势与超预期的性能表现，核心亮点如下：线宽的40/50至20/35HDISLP——厚度约减少30%，面积约减少50%。这为电技术（SIP）（SIP）技术而SLPSIP图69：类载板PCB提高了系统集成度pcb-technologies官网文章《SLPSubstrate-LikePCBmSAP技术将微电子领域的微型化发展推向了全新高度。根据AT&S官网文章《RethinkingthebasicsofPCBandICSubstratemanufacturingwithmSAP》，mSAPmSAPPCB（AT&S）正持续增加可集成在电路板上的超微结构数量。mSAP工艺仅在后续通电流的区域敷设铜材，且这一敷设工艺的精准度极高，能让导电线路的排布间距进一步缩小。这款改良半加成工艺，将微电子领域的微型化发展推向了全新高度。SPSP刷电路板（PCB）及终端器件的微型化发展奠定基础；信号传输路径更短，有效提升电路板的信号传输效率；以更小的产品尺寸，实现更优的