CN116113231B 半导体结构及其制作方法 （长鑫存储技术有限公司）

2去除所述第一牺牲层，并将位于相邻所述位线之间的所述第一沟道延伸至所述有源在所述旋涂硬掩模层上形成依次层叠设置的中间层和含硅抗反在所述第一沟槽的侧壁上形成第二牺牲层，位于所述第一沟槽在所述第一中间槽的侧壁和槽底，以及所述第二掩膜层上去除位于所述第二掩膜层顶部以及所述第二中间槽底部的所述第三所述第二掩膜层包括设置在所述第一抗反射层上的第二基础层，以及设所述第一基础层的材质与所述第二基础层的材质相同，所述第一抗反射3去除部分所述第一填充层和部分所述第二牺牲层，以暴露位于所在所述第一刻蚀槽内和所述第一沟道内沉积去除位于所述旋涂硬掩模层上方的所述中间层、所述第一牺牲层和所述含硅抗反射去除所述第一牺牲层，并将位于相邻所述位线之间的所述第一沟刻蚀所述第一牺牲层，以暴露所述第一沟道11.根据权利要求10所述的半导体结构的制作方法，其特征在于，去除所述第一牺牲在所述第一沟道内和所述第一支撑层上沉积第一导电层，4所述旋涂硬掩模层与所述第二支撑层的选择比大于或5[0002]随着半导体技术的发展，半导体结构的应用越来越广泛。动态随机存储器(DynamicRandomAccessMemory，简称DRAM)逐渐成为电子设备中常用的半导体存储器678第二导电层151的第二支撑层152。第二导电层151沿第一方向延伸且与位线插塞140相接[0061]如图2所示，第二支撑层152内还设置有位于第二导电层151例如，第二导电层151的两侧分别设置有一个氧化物层153，且氧化物层153与第二导电层间并覆盖位线150。旋涂硬掩模层200可以与位线150的第二支撑层152具有较大的选择比，[0066]可以理解的是，每条第一沟道包括位于位线上方且沿第示例性的，通过化学气相沉积(ChemicalVaporDeposition，简称CVD)、物理气相沉积9[0070]参考图7，形成第一牺牲层220后，刻蚀去除第一牺牲层220之间的旋涂硬掩模层[0075]在一种可能的实施例中，基底100包括依次衬底110、设置在衬底110上的绝缘层位于位线150上方且沿第二方向延伸的第二沟槽211，以及位于相邻位线150之间且与第二覆盖位线150的旋涂硬掩模层200，利用旋涂硬掩模层200与位线150(参考图2)较高的选择抗反射层具有多个间隔设置且沿第二方向延伸形成在含硅抗反射层400远离基底100的上部，并在后续利用第一沟槽410在含硅抗反射层侧壁上的第二牺牲层420。例如，通过刻蚀工艺或者平坦化处理工艺去除部分第一填充层牺牲层420的过程中，也会刻蚀去除部分含硅抗反射层400和第一填充层430。第一刻蚀槽作为刻蚀图形的转接层，以缩小第一刻蚀槽440的尺寸，且在此过程中没有使用极紫外线500，并在第一掩膜层500上旋涂(SpinonCoating)、喷涂(SprayCoating)或者涮涂在第一抗反射层520上的第二基础层610，以及设置在第二基础层610上的第二抗反射层层620和光刻胶层700沿远离基底100的第二基础层610的材质可以为旋涂硬掩模组合物，第一抗反射层520和第二抗反射层620的膜层600中形成多条间隔设置且沿第二方向延伸的第一中间槽630，第一中间槽630贯穿第第一掩膜层500暴露。即通过沉积并回刻，形成位于第一中间槽630的侧壁的第三牺牲层[0112]通过沉积工艺形成第二填充层，第二填充层填充满第二中间槽且覆盖第三牺牲第二填充层和部分第三牺牲层，以暴露该表面以及位于第一中间层的侧壁上的第三牺牲在刻蚀旋涂硬掩模层200形成第一沟道210的过程中，含硅抗反射层400也会被刻蚀去除部材料或者特点可以在任何的一个或多个实施方式或示例中以合适的