CN110911399B 半导体装置以及半导体装置的控制方法 （富士电机株式会社）

提供能够防止可靠性的下降且能够作为双向开关使用的半导体装置以及半导体装置的控导体元件(2a)和第二半导体元件(2b)相互共用n(2b)的n型的源极区设置在另一个阱区的上部；驱动电路(6)向第一半导体元件的栅极电极和第二半导体元件的栅极电极分别提供相互独立的2第一半导体元件和第二半导体元件，为了构成主开关电路，驱动电路，其向所述第一半导体元件的控制电极和所述第二半导体元其中，所述第一驱动信号的宽度比所述第二驱动信号的宽度体元件为导通状态的期间内进行所述第二驱动信号的从导通到切断的切换以及从切断到所述驱动电路具有处理电路以及与所述第一半导体元件的所述控制电极及所述第二第一升压电路及所述第二升压电路分别相互独立地与所述处理与所述第一半导体元件的所述控制电极连接的所述第一升压电路的输出电压高于与所述第二半导体元件的所述控制电极连接的所述第二升压电路的输第一半导体元件和第二半导体元件，为了构成主开关电路，驱动电路，其向所述第一半导体元件的控制电极和所述第二半导体元其中，所述第一驱动信号的宽度比所述第二驱动信号的宽度体元件为导通状态的期间内进行所述第二驱动信号的从导通到切断的切换以及从切断到所述驱动电路具有处理电路以及与所述第一半导体元件的所述控制电极及所述第二第一升压电路及所述第二升压电路分别相互独立地与所述处理与所述第一半导体元件的所述控制电极连接的所述第一升压电路的输出电压的上升所述第一半导体元件还具备设置在所述第一阱区的上部的第二导第二半导体元件还具备设置在所述第二阱区的上部的第所述第一半导体元件的所述接触区与电源端子电连接，所述第二半导3第二半导体区，其与所述第一半导体区相接，与所述第一阱所述第一半导体区是具备所述第一阱区和所述第二阱区的第一所述第二半导体区是形成于所述第一半导体层之下的第二具备：电力电路芯片，其是将所述第一半导体元件和所述第二8.一种半导体装置的控制方法，该半导体装置具设置于所述第一阱区的上部的第一导电型的第二主电极区的上表面设置有与电源端子电电极区的上表面设置有与输出端子电连接的第与所述第一驱动信号相独立地将第二驱动信号施加到所述第二半导体元件的控制电其中，所述第一驱动信号的宽度比所述第二驱动信号的宽度体元件为导通状态的期间内进行所述第二驱动信号的从导通到切断的切换以及从切断到所述第一驱动信号和所述第二驱动信号分别经由相互独立的升压电路施加到所述第使所述第一半导体元件成为导通状态的所述第一驱动信号的电压水平高于使所述第二半导体元件成为导通状态的所述第二驱动信号9.一种半导体装置的控制方法，该半导体装置具有4设置于所述第一阱区的上部的第一导电型的第二主电极区的上表面设置有与电源端子电电极区的上表面设置有与输出端子电连接的第与所述第一驱动信号相独立地将第二驱动信号施加到所述第二半导体元件的控制电其中，所述第一驱动信号的宽度比所述第二驱动信号的宽度体元件为导通状态的期间内进行所述第二驱动信号的从导通到切断的切换以及从切断到所述第一驱动信号和所述第二驱动信号分别经由相互独立的升压电路施加到所述第使所述第一半导体元件成为导通状态的所述第一驱动信号的电压的上升早于使所述第二半导体元件成为导通状态的所述第二驱动5[0003]以往，为了防止电气电路等的损坏，使用双向地配置单体的n型MIS(Metal-[0011]本发明是着眼于上述问题而完成的，目的在于提供一种能够防止可靠性的下降、6且能够作为双向开关等使用的半导体装置以及半导体装极和第二半导体元件的控制电极分别提供相互独立的第一驱动信号和第二驱半导体元件的导通和切断；以及(c)与第一驱动信号相独立地将第二驱动信号施加到第二导通状态的期间内进行第二驱动信号的导通和切[0018]图2是说明本发明的第一实施方式所涉及的半导体装置的主开关电路的动作的一[0019]图3是表示本发明的第一实施方式所涉及的半导体装置的电力电路芯片的一例的[0021]图5是说明本发明的第一实施方式所涉及的半导体装置的控制方法的一例的时序[0025]图9A是表示本发明的第一实施方式所涉及的半导体装置的升压电路的结构例的7[0028]图11A是表示本发明的第二实施方式所涉及的半导体装置的升压电路的结构例的[0030]图12是说明本发明的第二实施方式所涉及的半导体装置的控制方法的一例的时[0031]图13A是表示本发明的第二实施方式所涉及的半导体装置的升压电路的其它结构[0033]图14A是表示本发明的第二实施方式所涉及的半导体装置的升压电路的又一其它[0035]图15是说明本发明的第二实施方式所涉及的半导体装置的控制方法的其它例的8第一主电极区或者第三主电极区的作为源极区或者漏极区中的任一方的半导体区。这样，对在源极区与漏极区之间流通的主电流进行控制的栅极电极。体元件2a和第二半导体元件2b形成的双向开关。主开关电路1是将第一半导体元件2a及第二半导体元件2b的漏极电极(第一主电极及第三主电极)共用来相互反向连接而成的双向第二半导体元件2b的源极电极(第四主电极)与输出(OUT)用的输出节点13连接。温度传感[0044]作为第一半导体元件2a及第二半导体元件2b，优选的是MIS场效应晶体管(FET)、是，第一半导体元件2a及第二半导体元件2b为主电流沿芯片的深度方向流通的纵向构造。9和源极S与体二极管Di2的阴极和阳极分别以反向并联的方式连接。MIS晶体管Tr1的栅极G[0046]使用图2～图4来说明通过控制方法来驱动第一实施方式所涉及的主开关电路1的第一阱区53a和第二阱区53b作为基区发挥功能。第三阱区54a和第四阱区54b作为RESURF深度比第一阱区53a及第二阱区53b的从上表面晶Si膜。在第一阱区53a和第二阱区53b的上部设置有从半导体区52的表面到达第一阱区有从半导体区52的表面到达第三阱区54a和第四阱区54b的槽。在第三阱区54a和第四阱区54b的上部设置有与该槽的底部相接的与第三阱区54a和第四阱区54b相比高杂质浓度的p+[0049]在第三阱区54a及第四阱区54b与沟道阻止区55之间的半导体区52的上表面设置的金属膜或它们的层叠膜来设置有漏极电极(背面电件2a与第二半导体元件2b之间的沟道阻止区55由第一半导体元件2a及第二半导体元件2bMIS晶体管Tr1施加的驱动信号的宽度宽，仅在MIS晶体管Tr1被施加了H水平的信号的状态时向MIS晶体管Tr2施加H水平的信号。不论在上升的延迟时间Dr和下降的延迟时间Df中的[0059]如图7所示，电力电路芯片3通过焊料等导电性接合构件而支承固定在芯片焊盘电极焊盘65b经由接合线126来与引线端子(输出端子)1路芯片3与控制电路芯片5之间的布线等的多个焊盘分别经由接合线121选的是使用了电容器的电荷泵方式的DC/DC变换器。逻辑非电路18a的输入与升压电路17a的MIS晶体管Tra的漏极D和源极S与体二极管Dia的阴极和阳极分别以反向并联的方式连和阳极分别以反向并联的方式连接。电荷抽取半导体元件19a的漏极D和源极S分别与升压19b的漏极D和源极S分别与升压电路17b的输出侧和图1示出的输出节点13连接。处理电路[0064]图9A是表示本发明的第一实施方式所涉及的半导体装置的升压电路17a的结构例输入了使MIS晶体管Tr1接通的驱动信号时进行振荡动作来输出[0068]第1级的反相器24的输入与振荡电路21的输出连接，反相器24的输出与电容器25[0069]第2级的反相器28的输入与反相器24的输出连接，反相器28的输出与电容器29的[0071]当从振荡电路21输出的信号变为L水平时，该信号被输入到多级升压部23a的第1[0072]像这样升压后的电压经由二极管31输出到升压电路17a的输出GS。通过从振荡电路21输出的信号的L水平与H水平交替地重复，持续获得该输出信号，从而成为MIS晶体管所示，驱动电路6具备被输入驱动信号的处理电路16b以及与处理电路16b共同电连接的升流通的电流值低，例如只要将电荷抽取半导体元件19c的沟道宽度形成得比电荷抽取半导体元件19d的沟道宽度窄即可。作为使升压电路17c的输出电压的上升比升压电路17d快的[0077]图11A是表示本发明的第二实施方式所涉及的半导体装置的升压电路的结构例133的另一端施加3(VCC-VGND)-2Vf+VGND的电压。其结果，电容器33的端子电压成为3(VCC-[0082]图13A是表示本发明的第二实施方式所涉及的半导体装置的升压电路的结构例2示出的升压电路17a相同。图13A示出的升压电路17c与升压电路17d相比振荡电路21a的频[0084]图14A是表示本发明的第二实施方式所涉及的半导体装置的升压电路的结构例3示出的升压电路17a相同。图14A示出的升压电路17c与升压电路17d相比电容器25a的容量[0085]图15是说明升压电路的结构例2或升压电路的结构例3的情况下的控制方法的时性的说明而言妥当的权利要求书所涉及的技