CN112002360B 铁电存储器和逻辑单元及操作方法 （纳姆实验有限责任公司）

2020.11.27本发明涉及铁电存储器和逻辑单元及操作的第二电极以及设置在第一电极与第二电极之第一端子和第二端子，其中第二端子连接到节2所述层堆叠的所述第一电极连接到板线，并且所述第一晶体管的所所述第一晶体管的所述源极和所述漏极中的另一个连接到选择线所述层堆叠的所述第一电极连接到板线，并且所述第一晶体管的所所述第一晶体管的所述源极和所述漏极中的另一个连接到位线，并且所述的所述源极和所述漏极中的另一个表示所述选择器元件的所述第一端子并连接到所述位3所述层堆叠的所述第一电极连接到板线，并且所述第一晶体管的所所述第一晶体管的所述源极和所述漏极中的另一个连接到位线，并且所述的所述源极和所述漏极中的另一个表示所述选择器元件的所述第一端子并连接到所述板所述层堆叠的所述第一电极连接到板线，并且所述第一晶体管的所所述第一晶体管的所述源极和所述漏极中的另一个连接到选择线9.根据权利要求7所述的存储单元，所述选择器元件包括具有非线性电阻的非线性元4所述第一晶体管的所述源极和所述漏极中的一个连接到选择线，并且所述第二晶体管的所述源极和所述漏极中的另一个表示所述选择器元件的所述第一端子并连通过在所述层堆叠的所述第一电极与所述节点之间施加电压，使得跨的极化状态设置为从铁电容量的至少两种极化状态中选择通过在所述层堆叠的所述第一电极上施加电压脉冲使得由所述层堆叠和读取晶体管线的所述漏极端子和所述源极端子中的另一端子以及连接到字线的栅极端子，并且其中，通过向所述字线施加比所述位线上的电压大所述选择晶体管的阈在所述板线上施加所述电压脉冲，所述电压脉冲的幅度选择为5线的所述漏极端子和所述源极端子中的另一端子以及连接到字线的栅极端子，并且其中，在所述板线上施加所述电压脉冲，所述电压脉冲的幅度选择线的所述漏极端子和所述源极端子中的另一端子以及连接到字线的栅极端子，并且其中，6[0002]该非临时申请要求2019年5月9日提交的标题为“FERROLECTRICMEMORYAND失性存储器(NVM)元件和直接与处理单元中的存储元件细粒度地实现逻辑电路来减少信息电随机存取存储器(FeRAM)、铁电隧道结型(FTJ))和晶体管型(例如，铁电场效应晶体管过经由晶体管栅极与晶体管沟道之间的电压施加电场而引起的。具体地，对于n沟道晶体管，在施加足够高的正电压脉冲之后的铁电切换导致阈值电压向更低或更多负值的偏移，施加足够高的正电压脉冲之后的铁电切换导致阈值电压向更高的绝对值或更多的负值的用的材料已经用作栅极氧化物或DRAM介电材料，因此这些存储装置易于集成到高k金属栅7FeFET的源极端子或漏极端子的位线进行充电或放电，并在一定时间后通过采用合适的感测放大器(SA)感测流过FeFET的电流来感测位线处的电压变化来执行这种感测。电路元件[0009]在图2a的示例FeRAM存储单元中。通过在施加电切换脉冲时感测铁电电容器的位[0012]美国专利第7,848,131号描述了被配置为防止读取和写入干扰效应的一个示例，接到预充电控制线PCL。预充电晶体管TP用于在T2关断的情况下将形成在选择晶体管T2与铁电电容器C1之间的电节点预充电到一定电势，以防止在阵列读取/写入操作期间影响C1[0013]在US10074422中描述了用于提高信噪比的2T1C铁电存储单元的第二示例[0014]当在存储单元的阵列中布置这样的存储单元时，几个存储单元通常连接到共享[0015]图13a是总体上示出由两个电极(1305、1330)和隧道势垒(1340)组成的隧道结的8带EV和导带EB。由于在两个电极之间施加相同的电压，但是铁电材料层的极化在第二方向[0016]典型的FTJ堆叠的特征要么是非常薄的铁电材料层，这允许足够的隧穿电流。在目前阻碍FTJ在较大存储器阵列中应用的最关键[0018]与FeRAM和FTJ单元相比，FeFET存储装置的优点是其易于集成到最先进的CMOS工造期间防止高k层与硅沟道之间的化学反应以及在沟道中保持足够的电子迁移率所必需的。在1MV/cm范围内用于铁电层的极化反转的相对高的矫顽场以及二氧化硅界面(对于氮化物界面约为3.8至7)与铁电氧化铪(约为30)之间的关系在极化切换操作期间在界面二氧[0020]为了结合不具有界面氧化物的铁电金属-绝缘体-金属电容器的高循环耐久性的[0021]晶体管T3的栅极电容器与铁电电容器C1之间的电容分压器比将在WL端子与SL端WL端子以便感应铁电电容器C1的极化反转的电[0022]为了执行写入操作，将大于组合FeFET存储单元的有效矫顽电压的正电压施加到9FeFET存储单元的有效负矫顽电压的正电压同时施加到SL端子、BL端子和PW端子而WL端子[0024]为了执行读取操作，将小于组合FeFET存储单元的有效矫顽电压的正电压施加到于组合FeFET的矫顽电压的电压施加到WL端子，铁电电容器C1上所产生的电场可以感应漏[0026]此外，即使在存储单元的WL端子与SL/BL/PW端子之间施处或铁电电容器C1处感应电场降，该电场降可以感应最终对浮动节点n1充电的漏电流[0027]对浮动节点n1充电/放电的这种漏电流可以随时间改变所存储的信息，从而限制流可以阻止采用这种组合存储单元用于非易失[0028]本公开提供了用于感测具有可极化材料作为存储层的小规模存储元件的极化状管来放大要由感测放大器(SA)感测的读取信号来提供仅具有少量切换电荷或小读取电流流而改变存储单元中的所存储的信息的问题的解决方一个示例中，电容器包括由金属或半导体材料或导电氧化物制成的电极和可极化材料层，从而使得通常具有低读取电流密度的非常小的可极化隧道结(PTJ)能够进行快速读取操[0035]在本公开的一个示例中，可极化隧道结的可极化电容器的可极化材料是铁电材示例中，隧道结的可极化材料是反铁电材料或弛豫型材料，并且隧道结是反铁电隧道结容器包括在可极化材料与隧道结的一个电极之间的共振隧穿势垒。在本公开的另一示例中，隧道结的可极化材料包括反铁电材料或弛豫型材料，并且隧道结包括反铁电隧道结[0043]图4a是总体上示出根据本公开的一个示例的1T1S1C铁电存储单元的示例的示意[0044]图4b是总体上示出由如图4a所示的多个1T1S1C铁电存储单元构成的存储器阵列[0047]图6a是总体上示出根据本发明的一个示例的1T1S1C铁电存储单元的示例的示意[0048]图6b是总体上示出根据本公开的一个示例的1T1S1C铁电存储单元的示意图，其[0049]图6c是总体上示出由如图6a或图6b所示的多个1T1S1C铁电存储单元构成的存储[0051]图8a是总体上示出根据本发明的一个示例的1T1S1C铁电存储单元的示例的示意[0052]图8b是总体上示出由如图8a所示的多个1T1S1C铁电存储单元构成的存储器阵列[0054]图10a是总体上示出根据本发明的一个示例的1T2S2C铁电存储单元的示例的示意[0055]图10b是总体上示出由如图10a所示的多个2T2S2C铁电存储单元构成的存储器阵[0059]图13a是总体上示出包括两个电极(1305、1330)和具有包含薄介电材料(1320)和有两层堆叠(1310、1320)的隧穿势垒(1340)的价带EV和导带EB以及导通状态的两个电极[0060]图13b是总体上示出包括两个电极(1310、1330)隧道结和具有包括薄介电材料包括双层堆叠(1310、1320)的隧穿势垒(1340)的价带EV和导带EB以及关断状态的两个电极[0061]图14a是根据本公开的总体上示出包括两个电极(1405、1430)和反铁电材料的隧[0062]图14b是根据本公开的总体上示出由两个电极(1405、1430)和包括反铁电材料的[0063]图15a是根据本公开的总体上示出由两个电极(1505、1530)和包括可极化材料个势垒(1520、1522)和介电材料(1521)的隧穿势垒(1540)的价带EV和导带EB以及导通状态[0064]图15b是根据本公开的总体上示出由两个电极(1505、1530)和包括可极化材料个势垒(1520、1522)和介电材料(1521)的隧穿势垒(1540)的价带EV和导带EB以及关断状态源极线SL端子，而读取晶体管T3的源极端子和漏极端子中的另一端子连接到固定电压参[0068]在一个示例中，如图4a所示，通过连接多个1T1S1C存储单元100形成存储器阵列[0069]图5a是示出根据一个示例的布置在存储器阵列110中的1T1S1C铁电存储单元100节点n1处的电势将根据形成在铁电电容器C1与读取晶体管T3的栅极电容之间的电容分压能连接到SL的感测放大器设计的大量不同应用和边界条件来优化存[0079]已知当向铁电电容器C1的两个端子施加电势时流过该铁电电容器C1的漏电流可[0080]图5b是示出根据另一示例的布置在存储器阵列110中的1T1S1C铁电存储单元100示为节点n1处的中间电压电平或者表示为中间源极线读取电流电[0090]图6a示意性地示出了根据本公开的一个示例的铁电1T1S1C存储单元200。根据这[0092]根据示例，以类似于存储器阵列110的第一示例中所述的方式来实现图6a的[0093]图7是示出布置在存储器阵列210中的1T1S1C铁电存储单元200的操作的示例的电的编程脉冲施加到存储单元200的BL来执行存储单元阵列210中的存储单元200的编程操编程操作期间的BL电压也可以选择为不同于地电势，同时在编程/擦除操作期间仍然确保取晶体管T3的第二源极/漏极端子的固定电势可以被选择为在铁电电容器C1的矫顽电压的后通过向存储单元的PL端子施加0V或两倍于C1的矫顽电压来感应C1的负极化状态或正极[0099]图9是示出布置在存储器阵列310中的1T1S1C铁电存储单元300的操作的示例的电的电势的影响可忽略不计，并且可以以与以上针对图4a中的存储单元100所描述的类似的间例如为1ns的读取脉冲时，节点n1的电势将主要由形成在C1与T3的栅极之间的电容分压[0108]图11a示出了布置在存储器阵列410中的1T1S2C铁电存储单元400的操作的示例的[0109]在一个示例中，以类似于存储器阵列210的第二示例所描述的方式来实现1T1S2C类似地，当访问图10a中的铁电存储单元400的电容器C2时，在读取/写入操作期间仅使用在一个存储单元中仅共享一个选择晶体管T4和一个如下描述1T1S2C存储单元的两个位之间程为C1与C2的逻辑状态之间执行逻辑与(AND)操作。在连接到BL的感测放大器以仅认为I0用的铁电材料和反铁电材料是指至少部分地处于铁电状态或反铁电状态并且还包括氧和器。在一个示例中，隧道结电容器的可极化材料是铁电材料，并且隧道结是铁电隧道结的差引起内置(内部)偏置电场，该偏置电场使反铁电材料或弛豫型材料的捏滞磁滞回线图14a中绘制了包括可极化势垒的隧道结电容器的带图。在导通状态下，电子可以从铂带图如图13b所示。注意，由于有效的势垒厚度太高，并且不存在层(1521)和第一电极电极可以是与一个或多个导电层的组合。或反铁电状态并且包括氧和由Hf、Zr和(Hf，Zr)组成的组中的任何一种作为主要成分的材料。在一个示例中，铁电材料可以包括HfO2、ZrO2、与氧结合的Hf和Zr的任何比率(例如，何一种或组合，其与以任何合适方式引入铁电材料氧化物层中的其他成分或进一步添加剂相比更高。[0127]在另一示例中，反铁电材料可以是由纯ZrO2层组成或者包括基于ZrO2或HfO2的介电材料的场感应铁电类型。在另一示例中，反铁电材料可以是弛豫型铁电材料(例如，2O32带隙或掺杂的HfO2相当的其他高带隙介电质。于形成导电层的这种形成工艺的一些示例包括原子层沉积(ALD)、金属有机原子层沉积利用如本文先前所述的一种或多种合适的导电材料形成导电层的任何其他合适的沉积技实施例中，导电层的厚度范围可以在约2nm至约500nm的范围内或在约2nm至约50nm的范围[0131]在本文所描述的示例中，可以利用原子层沉积(ALD)、金属有机原子层沉积的任何沉积技术将诸如Hf和Zr的元素引入层中。介电层和可极化层形成为具有合适的厚500nm的范围内或在约2nm至约50nm[0132]尽管本文已经示出和描述了具体实施方式，但是本领域在不脱离本申请的范围的情况下，多种可选和/或等效的实施可以代替所示出和描述的具