CN110648974A 光子器件和形成光子器件方法 （台湾积体电路制造股份有限公司）

方法包括在衬底上方的第一氧化物层中形一个或多个绝缘层以及位于一个或多个绝缘层进，在布线结构的凹进区域中形成氮化物波导2在所述第一氧化物层上方形成布线结构，所述布在所述布线结构的凹进区域中形成氮化物波导段，其以形成围绕所述硅波导段和所述氮化物波导段的包层结构，所述包层结构具有暴露的侧将所述第一光子结构接合至所述第二光子结构，其中布线结构，位于所述多个第一波导的第一波导的至少345[0009]图3A至图3C示出了根据一些实施例的混合光子系统的光学网络和光子器件的示[0011]图6A至图6H示出了根据一些实施例的用于形成集成光子结构的工艺期间的中间[0012]图7A至图7C至图10A至图10D示出了根据一些实施例的用于形成集成光子结构的[0013]图11A至图11C至图14A至图14D示出了根据一些实施例的用于形成集成光子结构[0014]图15A至图15C示出了根据一些实施例的用于形成第一集成光子结构的工艺期间[0015]图16A至图16G示出了根据一些实施例的用于形成第二集成光子结构的工艺期间[0016]图17至图19示出了根据一些实施例的用于形成集成光子结构的工艺期间的中间直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部波导具有比硅波导更低的信号传播损耗，并且因此用于在相对较长的距离上传输光信号。6包括多个位点10的光子系统100的平面图。图1B示出了如图1A所示的两个相邻位点10的特[0022]光子系统100的每个位点10均可以包括一个或多个管芯，其可以包括处理器管芯芯212可以包括例如易失性存储器、动态随机存取存储器(DRAM)、静态随机存取存储器的控制电路。光子器件可以是例如形成在PIC216中的光子器件和/或形成在IPS20(见图光子器件接收的电信号的电路，电信号诸如从PIC216的光电检测器或IPS20内的光电检[0024]PIC216包括与通过光学网络40传输的光信号相互作用，控制或感测光信号的光7以类似于图1A至图1C中所示的IPS20。光子系统101包括包含一个或多个管芯的多个位点底部填充物322对于与光子系统101的光子组件和/或光学网络40相关联的光学波长可以是可以包括在光学网络40和光纤140之间耦合光信号的一个或多个边缘耦合器90。通过这种例如，光学网络40可以包括由硅形成的波导(硅波导50)和由氮化硅形成的波导(氮化物波8[0032]图3A中所示的光学网络40利用在模式转换器80处耦合在一起的氮化物波导60和光学网络40使用硅波导50，因为硅波导50可以具有比氮化物波导60更小的弯曲半径(由于器可以光学耦合至硅波导50以在硅波导内向外传输光信号，并且光电检测器152可以物理耦合至硅波导50以检测硅波导50内的光信号，并且调制器156可以光学耦合至硅波导50以示出了包括多个位点10的光子系统102的平面图。图4B示出了如图4A所示的两个相邻位点至集成光子结构(IPS)20的一个或多个管芯(例如，管芯210、212或214，下面更详细地描9图6A至图6E中描述用于在IPS20中形成光子组件的工艺流程。)光子组件可以电连接至例子系统103可以类似于图4A至图4C中所示的光子系统102。例如，光子系统103不包括PIC216。光子系统103包括包含一个或多个管芯的多个位点10。图5中所示的位点10包括两个光学网络40相关联的光学波长可以是透明的或相对透明的。IPS20通过通孔122或电连接学网络40可以包括在光学网络40和光纤140之间耦合光信号的一个或多个边缘耦合器90。的一部分。图7A至图10D示出了根据一些实施例的形成氮化物波导60和模式转换器80的中间步骤的平面图或截面图。图7A至图10D所示的工艺可以在图6A至图6H所示的工艺之后实模层。然后可以使用诸如干蚀刻和/或湿蚀刻技术的一种或多种蚀刻技术将硬掩模层的图[0041]在图6C中，在氧化物层106和图案化的硅层108上方形成氧化物层112。氧化物层600nm之间，诸如约2200A.在平坦化氧化物层112之后，可以实施注入工艺以在硅区域氮氧化硅(SiOCN)等的材料，并且可以具有介于约500A和约2500A之间的厚度，诸如的工艺形成的其它介电材料。介电层116可以形成为具有介于约500A和约SOOOA之间布线区域121凹进，从而使得ESL114的部分保留，剩余部分在图6G至图6H中表示为ESL层70(见图3A)。未凹进的布线区域121的剩余部分可以对应于IPS20中未形成包层70的区[0048]转至图7A至图7C至图10A至图10D，示出了根据一些实施例的形成氮化物波导60至10D所示的工艺可以对图6G至图6H所示的结构实施。模式转换器80耦合硅波导50和氮化[0050]转至图8A至图8C，在图7A至图7C的结构中所示的硅波导50上方形成氮化物波导具有介于约200nm和约1000nm之间的宽度W2，以及具有介于约200nm和约500nm之间的厚度[0052]图9A至图9C和图10A至图10D示出了围绕硅波导50和氮化物波导60的包层70(见图波导50耦合至光纤140(见例如图2、图3A或图5)，从而允许光信号在硅波导50和外部组件图11C中所示的图案化的硅波导50可以与图7A至图7C中所示的图案化硅波导50具有相同的从硅波导50耦合至光纤140可以增加耦合光信号的光学限制，并且因此减少损耗并提高耦且然后使用可接受的光刻和蚀刻技术图案氮化硅层来形成。图12A中所示的氮化物耦合器92是说明性实例，并且氮化物耦合器92可以具有与图12A中所示的不同的尺寸或不同的形物耦合器92可以具有与氮化物波导60大致相同的厚度。氮化物耦合器92可以具有介于约[0058]转至图14A至图14D，在衬底104中蚀刻光纤沟槽134。光纤沟槽134用于支撑光纤以通过合适的光刻和蚀刻技术形成。例如，可以在衬底104上方形成并且图案化光刻胶结刻工艺可以包括干蚀刻工艺和/或湿蚀刻工艺，蚀刻工艺可以相对于氧化硅或氮化硅对硅且在硅波导50和氮化物波导60上方形成空气隔离包层70，以减少从硅波导50至衬底104的转换器80或边缘耦合器90)分别形成在第一IPS结构240(见图15C)和第二IPS结构250(见图以位于IPS20中的硅波导50和硅衬底104之间。由于硅波导50和衬底104之间的距离增加，16G示出了如图16A所示的截面B-B’的截面图。图17至图19示出了根据一些实施例的形成图案化硅层(例如，硅层108，见图6A)以形成硅波导50和集成光子组件，诸如光电检测器和集成光子组件154/156上方形成导电部件113，并且在导电部件113上方形成导电焊盘在介电层222和导电焊盘115上形成一个或多个导电层来形成UBM221。可以使用诸如镀工件、焊球、金属柱、可控塌陷芯片连接(C4)凸块、微凸块、化学镀镍化学镀钯浸金技术化物层254可以具有介于约500nm和约2500n部件60/92上方的氧化物层256的厚度受的光刻和蚀刻技术，形成穿过氧化物层256和254并且至衬底252中的用于通孔258的开[0071]仍然参考图16E至图16G，在衬底252中蚀刻光纤沟槽134。在蚀刻光纤沟槽134之[0072]转至图17，根据一些实施例，第一IPS结构240(见图15C)接合至第二IPS结构250图2中所示的光子系统101、图5中所示的光子系统103或本文所述的其它实施例光子系统。以接合至第二IPS结构240的通孔258，以在第一IPS结构240和第二IPS结构250之间形成电连接。第一IPS结构240的硅波导50可以在第二IPS结构250的相应氮化物部件60/92上方对部)可以在硅波导50的端部上方对准(例如，类似于图7A中所示)以在接合之后在IPS20内准，如图19所示。光纤140可以使用光学胶(未示出)或其它合适的粘合材料固定在适当位[0078]上面概述了若干实施例的特征，使得本领域人员可以更好地理解本发明的所介绍实施例相同的目的和/或实现相同优势的其它工艺和结构。本领域技术人员也应该