2025年半导体芯片制造工职业技能考试题(含答案)

2025年半导体芯片制造工职业技能考试题(含答案)1.单项选择题（每题1分，共20分）1.1在硅片清洗工序中，去除金属污染最常用的化学试剂组合是A.HCl/H₂O₂/H₂OB.HF/H₂O₂/H₂OC.H₂SO₄/H₂O₂D.NH₄OH/H₂O₂/H₂O答案：A1.2光刻胶曝光后，显影液对正胶的作用是A.溶解未曝光区B.溶解曝光区C.交联曝光区D.氧化未曝光区答案：B1.3下列薄膜沉积技术中，台阶覆盖率最好的是A.PECVDB.LPCVDC.APCVDD.溅射答案：B1.4离子注入后必须进行退火，其主要目的不包括A.激活掺杂原子B.修复晶格损伤C.减小结深D.恢复载流子迁移率答案：C1.5在Cu双大马士革工艺中，阻挡层材料通常选用A.TiB.Ta/TaNC.WD.Co答案：B1.6当栅氧厚度减至1.2nm以下时，最显著的漏电机制是A.肖特基发射B.FN隧穿C.直接隧穿D.热载流子注入答案：C1.7下列刻蚀气体对SiO₂具有高选择比的是A.CF₄B.Cl₂C.HBrD.SF₆答案：A1.8在28nm节点以下，为了降低栅电阻，通常采用A.多晶硅栅B.SiGe栅C.金属栅D.绝缘栅答案：C1.9测量晶圆表面颗粒缺陷时，KLA检测仪利用的物理原理是A.激光散射B.二次电子发射C.原子力D.俄歇电子答案：A1.10下列参数中，直接影响MOSFET阈值电压的是A.沟道长度B.栅氧介电常数C.源极掺杂浓度D.衬底掺杂浓度答案：D1.11在CMP工艺中，用来抑制Cu凹陷的添加剂是A.氧化剂B.络合剂C.抑制剂D.磨料答案：C1.12当晶圆进入真空腔室前需进行预抽，其目的是A.降低颗粒污染B.防止真空泵损坏C.减少水汽吸附D.提高吞吐量答案：C1.13下列缺陷中，属于晶体原生颗粒（COP）的是A.位错环B.空位团C.自间隙团D.金属沉淀答案：B1.14在EUV光刻中，曝光波长为A.193nmB.248nmC.13.5nmD.157nm答案：C1.15当晶圆翘曲度超过安全阈值时，最可能影响的工艺是A.旋涂B.曝光C.离子注入D.电镀答案：B1.16下列掺杂元素中，用于形成n+源漏的是A.BB.InC.PD.Ga答案：C1.17在ALD工艺中，保证自限制反应的关键是A.高真空B.脉冲前驱体C.高温D.等离子体答案：B1.18当晶圆表面出现“雾状”缺陷，最可能的原因是A.金属污染B.有机残留C.微粗糙度D.静电吸附答案：C1.19下列量测手段中，可直接获得栅氧厚度的是A.四探针B.椭偏仪C.XPSD.SIMS答案：B1.20在3DNAND制造中，实现多层字线堆叠的核心工艺是A.多次光刻B.多次刻蚀C.多次薄膜沉积+刻蚀D.多次离子注入答案：C2.多项选择题（每题2分，共20分；每题至少有两个正确答案，多选少选均不得分）2.1下列属于干法刻蚀优势的有A.各向异性好B.选择比高C.无化学废液D.可刻蚀复杂图形答案：ACD2.2影响CMP去除速率的因素包括A.压力B.转速C.磨料粒径D.抛光垫沟槽设计答案：ABCD2.3下列属于EUV光刻特定缺陷的有A.随机印刷缺陷B.耀斑C.掩膜阴影D.光酸扩散不均答案：ABC2.4在FinFET工艺中，鳍（Fin）宽度控制依赖A.光刻胶修剪B.侧墙转移C.多重图形化D.湿法腐蚀答案：ABC2.5下列属于高k介质材料的有A.HfO₂B.Al₂O₃C.Si₃N₄D.ZrO₂答案：ABD2.6造成晶圆厂交叉污染的可能途径有A.机械手B.气流回流C.共享预抽室D.操作员手套答案：ABCD2.7下列属于先进封装互连技术的有A.TSVB.MicrobumpC.CupillarD.Hybridbonding答案：ABCD2.8在离子注入机中，决定剂量的参数有A.束流B.注入时间C.扫描速度D.离子质量答案：ABC2.9下列属于晶圆级可靠性（WLR）测试项目的有A.EMB.TDDBC.NBTID.HTOL答案：ABC2.10下列属于半导体厂务系统大宗气体的有A.N₂B.O₂C.ArD.H₂答案：ABCD3.填空题（每空1分，共30分）3.1硅片清洗的RCA1溶液体积比NH₄OH:H₂O₂:H₂O=________，温度通常控制在________℃。答案：1:1:5～1:2:7，70～803.2光刻胶曝光剂量单位是________，1mJ/cm²=________μC/cm²（电子束曝光换算）。答案：mJ/cm²，6.243.3在KrF光刻中，化学放大胶（CAR）产生的酸催化反应类型为________反应。答案：脱保护3.4当SiO₂刻蚀选择比要求>50:1，常采用________气体添加H₂或________气体。答案：C₄F₈，CH₂F₂3.5离子注入投影射程Rₚ与能量E的经验关系近似为R₝∝E________。答案：0.53.6退火时快速热退火（RTA）的升温速率可达________℃/s，峰值温度________℃。答案：50～200，1000～11003.7Cu电镀液中加速剂分子通常含________官能团，抑制剂含________官能团。答案：磺酸，聚醚3.8ALD一个循环包括________、________、________、________四个步骤。答案：前驱体脉冲、吹扫、反应物脉冲、吹扫3.9测量薄膜应力时，Stoney公式中应力与基片________成反比。答案：厚度平方3.10在3DNAND中，深孔刻蚀深宽比可达________:1，侧壁粗糙度要求<________nm。答案：70，23.11当FinFET鳍高H=50nm，若要求有效宽度Wₑff=3H，则每微米栅长包含________nm鳍宽。答案：1503.12晶圆厂ISO1级洁净室颗粒限值为≥0.1μm颗粒<________颗/m³。答案：103.13光刻机分辨率R=________λ/NA，其中k₁工艺因子在先进节点可低至________。答案：k₁，0.253.14当栅氧厚度tₒₓ=0.8nm，介电常数εᵣ=3.9，其EOT=________nm。答案：0.83.15在Cu互连中，电迁移失效中位寿命与电流密度j的关系为t₅₀∝j⁻________。答案：23.16晶圆背面研磨后总厚度偏差（TTV）要求<________μm。答案：53.17当使用XeF₂气体进行Si各向同性刻蚀，其反应产物为________。答案：SiF₄3.18在EUV掩膜版中，吸收层材料常用________。答案：TaN3.19当晶圆厂采用14nm节点设计规则，金属最小节距为________nm。答案：423.20晶圆级芯片尺寸封装（WLCSP）再布线层（RDL）线宽/间距典型值为________μm/________μm。答案：2/24.判断题（每题1分，共10分；正确打“√”，错误打“×”）4.1在干法刻蚀中，增加偏压功率一定会提高选择比。答案：×4.2多晶硅栅掺杂后需进行硅化，主要为了降低栅电阻。答案：√4.3当EUV光刻胶厚度减薄，可有效减少随机缺陷。答案：√4.4在CMP中，抛光垫硬度越高，凹陷效应越轻。答案：×4.5ALD沉积速率与衬底温度无关。答案：×4.63DNAND字线采用WSi₂可降低电阻。答案：√4.7晶圆厂废气处理中，POU燃烧塔主要用于处理含F废气。答案：√4.8当FinFET鳍高增加，短沟道效应减弱。答案：√4.9在Cu双大马士革中，低k材料介电常数越低，机械强度越高。答案：×4.10晶圆厂纯水中溶解氧要求<1ppb。答案：√5.简答题（每题5分，共30分）5.1简述化学放大胶（CAR）在EUV曝光后烘烤（PEB）过程中酸扩散对线宽粗糙度（LWR）的影响机制，并给出两种抑制方法。答案：酸扩散导致去保护反应随机性增大，引起聚合物溶解度涨落，表现为LWR。抑制方法：①降低PEB温度或缩短时间；②在胶配方中加入酸淬灭剂，限制扩散长度。5.2说明FinFET中“鳍顶部宽度（Wₜₒₚ）”与“亚阈值摆幅（SS）”之间的关系，并给出改善SS的工艺手段。答案：Wₜₒₚ减小使栅对沟道电荷控制力增强，表面电势耦合效率提高，SS降低。改善手段：①减小鳍顶部CD；②提高栅介电等效k值；③优化鳍侧壁钝化处理，减少界面缺陷。5.3列举Cu互连中电迁移（EM）失效的三类位置，并给出对应的失效机理。答案：①Cu/阻挡层界面：原子沿界面扩散；②Cu晶界：晶界扩散主导；③Cu表面：表面扩散+应力梯度驱动。5.4描述3DNAND深孔刻蚀中“Bowing”缺陷的形成原因及解决措施。答案：深孔刻蚀中，离子在孔口散射及电荷积累导致侧壁再沉积，形成腰部内凹。措施：①分段刻蚀+沉积保护侧壁；②优化气体比例，降低离子能量；③脉冲偏压减少电荷积累。5.5解释ALD沉积Al₂O₃时“自限制”机理，并给出温度窗口范围。答案：三甲基铝（TMA）与表面羟基反应生成AlO键并释放甲烷，表面羟基耗尽后反应停止；后续H₂O脉冲恢复羟基，完成一个循环。温度窗口：200–400℃。5.6简述晶圆厂采用“惰性气体充填+气密门”双室loadlock的作用。答案：避免大气水汽与真空腔直接接触，减少吸附与污染；维持真空泵稳定负荷，提高吞吐量；降低O₂进入，防止金属层氧化。6.计算题（每题10分，共30分）6.1已知某离子注入机束流I=2mA，注入面积A=200mm²，注入时间t=30s，求磷（P⁺）剂量Φ（原子/cm²）。答案：Φ=It/(qA)=2×10⁻³×30/(1.6×10⁻¹⁹×2)=1.88×10¹⁵cm⁻²6.2在Cu电镀中，电流密度j=10mA/cm²，电镀面积0.5cm²，要求沉积厚度1μm，Cu密度8.96g/cm³，摩尔质量63.55g/mol，求所需时间t（法拉第常数F=96485C/mol，Cu²⁺+2e⁻→Cu）。答案：质量m=ρAh=8.96×0.5×1×10⁻⁴=4.48×10⁻⁴g；摩尔数n=4.48×10⁻⁴/63.55=7.05×10⁻⁶mol；电量Q=2nF=1.36×10³C；t=Q/(jA)=1.36×10³/(10×10⁻³×0.5)=272s≈4.5min6.3某FinFET鳍高H=60nm，鳍宽W=8nm，栅长L=20nm，若电子迁移率μₙ=800cm²/V·s，氧化层EOT=0.9nm，k=3.9，求本征栅电容Cₒₓ与驱动电流Iₒₙ（Vdd=0.8V，Vₜₕ=0.3V，饱和区，忽略速度饱和）。答案：Cₒₓ=ε₀kA/t=8.85×10⁻¹²×3.9×(2H+W)L/t=8.85×10⁻¹²×3.9×128×10⁻¹⁸/0.9×10⁻⁹=4.9×10⁻¹⁵F；Iₒₙ=0.5μₙCₒₓ(W/L)(Vgs−Vₜₕ)²=0.5×800×10⁻⁴×4.9×10⁻¹⁵×(8/20)×10⁻⁹×(0.5)²=19.6μA7.综合应用题（每题15分，共30分）7.1某14nm节点Cu双大马士革结构，低k材料k=2.5，厚度150nm，最小节距64nm，要求RC延迟<50ps/mm，已知Cu电阻率ρ=2.2μΩ·cm，求最大允许线长L，并给出降低RC的三项工艺改进方案。答案：R=ρL/(Wt)，C=ε₀kWL/d，RC=ρε₀kL²/dt=50×10⁻¹²；代入W=32nm，t=150nm，d=150nm，解得L=1.8mm。改进：①采用超低k（k<2.0）；②引入气隙（airgap）；③减小Cu电阻率（掺Al或Gr）。7.2某3DNAND1