倍频电路设计

课程设计任务书

学生姓名：________专业班级：

指导老师：工作单位：

题目：倍频电路设计

初始条件：

具较扎实的电子电路的理论学问及较强的实践实力；对电路器件的

选型及电路形式的选择有肯定的了解；具备高频电子电路的基本设计实

力及基本调试实力；能够正确运用试验仪器进行电路的调试及检测。

要求完成的主要任务：

1.采纳晶体管或集成电路设计一个倍频电路；

2.额定电压5V,电流10〜15mA；

3.输入频率4MHz,输出频率12MHz左右;

4.输出电压，1V,输出失真小；

5.完成课程设计报告（应包含电路图，清单、调试及设计总结）。

时间支配：

L2011年6月3日分班集中，布置课程设计任务、选题；讲解课

设详细实施支配及课程设计报告格式的要求；课设答疑事项。

2.2011年6月4日至2011年6月9日完成资料查阅、设计、制

作及调试；完成课程设计报告撰写。

3.2011年6月10日提交课程设计报告，进行课程设计验收和答辩。

指导老师签名：年月日

系主任（或责任老师）签名:年月日

书目

摘要..........................................................I

Abstract..................................................II

1绪论.........................................................1

2设计内容及要求.............................................2

2.1设计目的及主要任务.....................................2

2.1.1设计的目的.......................................2

2.1.2设计任务及主要技术指标..........................2

2.2设计思想...............................................2

3设计原理及方案..............................................3

3.1设计原理...............................................3

3.1.1锁相环组成介绍.....................................3

3.1.2锁相环原理.........................................4

3.1.3NE564芯片介绍.....................................5

3.2设计方案...............................................5

4电路制作及硬件调试..........................................7

5心得体会.....................................................8

参考文献.......................................................9

摘要

倍频器实质上就是一•种输出信号等于输入信号频率整数倍的电路，

经倍频处理后，调频信号的频偏可成倍提高，即提高了调频调制的灵敏

度，这样可降低对调制信号的放大要求。采作倍频器可以使载波主振荡

器及高频放大器隔离，减小高频寄生耦合，有得于削减高频自激现象的

产生，提高整机工作稳定性。在要求倍频噪声较小的设备中，可采纳

NE564芯片依据锁相环原理构成的锁相环倍频器。

关键词：倍频，NE564芯片，锁相环

Abstract

Multiplierisessentiallyacircuitofanoutputsignalequals

inputsignalfrequencyintegertimes,bymultiplierprocessing,FM

signalscanbedoubledthedopplerfrequencyshift,namelyimprove

thesensitivityoftheFMmodulation,socanreducetherequirement

ofmodulationsignalamplifier.Formultiplierbythecarrier

frequencycanmaketheoscillatorandhighfrequencyamplifier

isolationandreduceparasiticcoupledwithhighfrequency,reduce

thehighfrequencythephenomenonofself-excited,enhancethe

stability.Intherequirementsofsmallnoisefrequencydoubled

inequipment,canbemadeaccordingtoNE564chipandtheprinciple

ofphaselockloopaphaselockloopmultiplier.

Keywords:multiplier,NE564chip,PLL

1绪论

随着电子技术的发展，要求信号的频率越来越精确和越来越稳定，

一般振荡器已不能满意系统设计的要求。在一些应用领域，往往须要在

一个频率范围内供应一系列高精确度和高稳定度的频率源，这就须要应

用频率合成技术来满意这一需求。频率合成是指以一个或少量的高精确

度和高稳定的标准频率作为参考频率，由此导出多个或大量的输出频率,

这些输出频率的精确度及稳定度及参考频率是一样的。用来产生这些频

率的部件就称为频率合成器或频率综合器。频率合成器通过一个或多个

标准频率产生大量的输出频率，它是通过对标准频率在频域进行加、减、

乘、除来实现的，可以用混频、倍频和分频等电路来实现⑴。

集成锁相频率合成器是一种专用锁相电路。它是发展很快、采纳新

工艺多的专用集成电路。它将参考分频器、参考振荡器、数字鉴相器、

各种逻辑限制电路等部件集成在一个或几个单元中，以构成集成频率合

成器的电路系统⑵。本文即利用NE564芯片和其他元件采纳锁相环原理

设计一个倍频电路。

2设计内容及要求

2.1设计目的及主要任务

设计的目的

①要求具较扎实的电子电路的理论学问及较强的实践实力；对电路

器件的选型及电路形式的选择有肯定的了解。

②具备高频电子电路的基本设计实力及基本调试实力；能够正确运

用试验仪器进行电路的调试及检测。

设计任务及主要技术指标

①采纳晶体管或集成电路设计一个倍频电路：

②额定电压5V,电流10〜15mA；

③输入频率4MHz,输出频率12MHz左右；

④输出电压21V,输出失真小；

⑤完成课程设计报告（应包含电路图，清单、调试及设计总结）。

2.2设计思想

本次设计首先要了解锁相环原理和基本组成，熟识NE564芯片以及

倍频电路，学习如何用集成锁相环构成锁相倍频电路，然后利用NE564

芯片和其他元件采纳锁相环原理设计一个倍频电路。

3设计原理及方案

3.1设计原理

锁相环组成介绍

锁相环是一种以消退频率误差为目的的反馈限制电路，但它的基本

原理是利用相位误差电压去消退频率误差，所以当电路达到平衡状态之

后，虽然有剩余相位误差存在，但频率误差可以降低到零，从而实现无

频差的频率跟踪和相位跟踪。锁相环由三部分组成它包含压控振荡器

(VCO),鉴相器(pd)和环路滤波器(LF)三个基本部件，三者组成一个闭合

环路⑶，如图1所示。

图1锁相环组成

①鉴相器(PD)PD是一相位比较装置，用来检测输出信号及输入信号

之间的相位差以。，并把相位差转化为电压口(。输出，称为误差电压，通

常为始终流量或一低频沟通量。鉴相器的形式许多，按其鉴相特性分为

王弦型、三角型和锯齿型等。作为原理分析，通常运用正弦型，较为典

型的正弦鉴相器可用模拟乘法器及低通滤波器的串接构成,如图2所示。

图2正弦鉴相器模型

②环路滤波器(LF)

LF为一低通滤波电路，其作用是滤除因PD的非线性而在”4)中产生

的无用的组合频率重量及干扰，产生一个只反映。(。大小的限制信号

久⑺。环路滤波器由线性元件电阻、电容和运算放大器组成。因为它是

一个线性系统，在频域分析中可用传递函数尸㈤表示，其中s=b+是复

频率。若用户4代入r(s)就得到它的频率响应F(4),故环路滤波器的模

型可以表示为图3所示。

图3环路滤波器的模型(a)时域模型；(b)频域模型

③压控振荡器(VCO)

VCO是本限制系统的限制对象，被控参数通常是其振荡频率，限制信

号为加在VCO上的电压，故称为压控振荡器，也就是一个电压一频率变

换器，事实上还有一种电流一一频率变换器，但习惯上仍称为压控振荡

器。VCO在锁相环中起了一次积分作用，因此也称它为环路中的固有积分

环节。VCO的复频域的数学模型如图4所示。

图4VCO的复频域模型

锁相环原理

锁相环的工作原理可简述如下：首先鉴相器把输出信号〃〃（/）和参考

信号〃，⑺的相位进行比较，产生一个反映两信号相位差4（。大小的误差电

压%G）,%（。经过环路滤波器的过滤得到限制电压分（，）。〃/）调整VCO的

频率向参考信号的频率靠拢，直至最终两者频率相等而相位同步实现缴

定。锁定后两信号之间的相位差表现为一固定的稳态值。即

此时，输出信号的频率己偏离了原来的自山振荡频率%（限制电压

”,（/）=0时的频率）,其偏移量为

这时输出信号的工作频率已变为

由此可见，通过锁相环路的相位跟踪作用，最终可以实现输出信号

及参考信号同步，两者之间不存在频差而只存在很小的稳态相差⑷。

3.1.3NE564芯片介绍

NE564是超高频通用单片集成锁相环路，在通信及电子技术领域中

有着广泛的用途，可用作高速调制解调器、数字频移键控(FSK)信号的产

生及接收、锁相频率合成及锁相倍频等。它突破了以往集成锁相环存在

的某些局限性，如电源电压偏高(L562是+10〜+18V)、工作频率不够高、

接口困难、需增加大量外部电路等。针对这些缺点，在NE564中作了若

干改进：在鉴频器前增加限幅器，可改善调幅抑制；在输入输出处采纳

肖特基PNP型嵌位晶体管，使这种器件能及人电路兼容；对压控振荡器

作了重大改进，使工作频率提高到50MHz；整个电路采纳单一的5V电

源电压工作，简化了电源供应⑸。其结构及如图5所示。

图5NE564内部结构

图5中，限幅器由差分电路组成，可抑制FM信号的寄生调幅；鉴相

器(PD)的内部含有限幅放大器，以提高对AM信号的抗干扰实力：4、5

脚外接电容组成环路滤波器，用来滤除比较器输出的直流误差电压中的

纹波；2脚用来变更环路的增益；3脚为VCO的反馈输入端；VCO是改进

型的射极耦合多谐振荡器，有两个电压输出端，9脚输出TTL电平，11

脚输出ECL电平。VC0内部接有固定电阻，只需外接一个定时电容就可

产生振荡；施密特触发器的回差电压可通过15脚外接直流电压进行调

整，以消退16脚输出信号的相位抖动。其封装引脚如图6所示

图6NE564引脚图

3.2设计方案

本设计采纳NE564芯片，设计电路图如图7所示。

图7设计电路图

图7中g为电源滤波电容。G是输入耦合电容，凡、孰组成限幅放

大器的输入偏置滤波，滤除输入信号中的杂波。&和的对2脚供应输入

电流乙，用来限制环路增益和VC0的锁定范围，总电阻R及电流八的关系

为：

式中的1.3V是由于NE564的13脚电压为1.3V,%一般为几百毫安,

调整电位器即使环路增益和VCO的锁定范围达到最佳值。&是VCO输出

端必需接的上拉电阻。加、G及内部两个对应电阻（阻值R=1.3kQ）分别

组成一阶RC低通滤波器。其截止角频率为：

滤波器的性能对环路入锁时间的快慢有肯定影响，可依据要求变更

g、Q的值。VCO的固有振荡频率人及定时电容C,的关系为：

为实现倍频，其倍频公式为：

4电路制作及硬件调试

本次课程设计采纳面包板制作，面包板是专为电子电路的无焊接试

验设计制造的。由于各种电子元器件可依据须要随意插入或拔出，免去

了焊接，节约了电路的组装时间，而且元件可以重复运用，所以特别适

合电子电路的组装、调试和训练。

由于设计运用芯片没有可用的软件仿真，所以电路参数全部须要实

际测量。在面包板上支配好各元件并按电路图连线，由于本设计属于高

频电路，故面包板插线制作电路比起焊接电路会有较大干扰，故应尽量

削减连线数量，降低连线困难程度。

连线完成并初步检查后，进行硬件调试，多次调试后，所得结果符

合设计要求，故本次设计胜利完成。

5心得体会

本次课程设计的时间较短，而且中途由于个人缘由还耽搁了一些时

间，由于时间较为仓促，故选择在面包板上实现电路，通过几天的努力,

最终圆满的完成此次课程设计。虽然在电路设计中也遇到一些困难，但

通过及同学们的沟通和自己查资料顺当解决。初次调试时出现较大偏差,

波形无法显示，经过多次修改连线后，将干扰信号降低到了可以接受的

程度。课程设计是我们专业课程学问综合应用的实践训练，着是我们迈

向社会，从事职业工作前一个必不少的过程.”千里之行始于足下”，

通过这次课程设计，我深深体会到这句千古名言的真正含义.我今日仔

细的进行课程设计，学会脚踏实地迈开这一步，就是为明天能适应社会

打下坚实的基础。

通过这课程设计，本人在多方面都有所提高，通过综合运用本专业

所学课程的理论和生产实际学问进行一次实物制作从而培育和提高自己

独立工作实力，巩固及扩充高频课程所学的内容，驾驭高频电路设计的

方法和步骤，同时各科相关的课程都有了全面的复习，