半导体制造工艺解析

半导体生产流程

所谓的半导体，是指在某些状况下，可以导通电流，而在某些条件下，乂具有绝缘体效用的

物质；而至于所谓的IC,则是指在二分之一导体基板上，运用氧化、蚀刻、扩散等措施，将

众多电子电路构成各式二极管、晶体管等电子组件，作在一微小面积上，以完毕某一特定逻

辑功能（例如：AND、OR、NAND等），进而到达预先设定好II勺电路功能。自1947年12月23

口第一种晶体管在美国的贝尔试验室（BellLab）被发明出来，结束了真空管的时代，到1958

年TI开发出全球第一颗IC成功，又意谓宣布晶体管的时代结束，IC的时代正式开始。从此

开始各式IC不停被开发出来，集枳度也不停提高。从小型集成电路（SSI）,每颗IC包括10

颗晶体管的时代；一路发展MSI、LSI、VLSI、ULSI；再到今天，短短50年时间，包括千万

个以上晶体管的集成电路已经被大量生产，并应用到我们的生活的各领域中来，为我们的生

活带来K速日勺发展。不能想象离开半导体产业我们日勺生活将会怎样，半导体技术日勺发展状况

已成为一种国家的技术状况的重要指针，电子技术也成为一种国家提高国防能力U勺重要途

径。

半导产品类别

目前的半导体产品可分为集成电路、分离式组件、光电半导体等三种。

集成电路（IC）,是将一电路设计，包括线路及电子组件，做在一片硅芯片上，使其具有处理

信息的功能，有体积小、处理信息功能强的特性。依功能可将IC分为四类产品：内存IC、

微组件、逻辑IC、模拟IC。

分离式半导体组件，指一般电路设计中与半导体有关的组件。常见H勺分离式半导体组件有晶

体管、二极管、闸流体等，

光电式半导体，指运用半导体中电子与光子的转换效应所设计出之材料与组件。重要产品包

括发光组件，受光组件，复合组件和光伏特组件等.

IC产品简介

IC产品可分为四个种类，这些产品可细分为许多子产品，分述如下：

内存IC：顾名思义，内存IC是用来储存资料口勺组件，一般用在计算机、电视游乐器、电子

词典I.O根据其资料日勺持久性（电源关闭后资料与否消失）可再分为挥发性、非挥发性内存；

挥发性内存包括DRAM、SRAM,非挥发性内存则大体分为MaskROM、EPROM、EEPROM、

FlashMemory四种。

微组件IC：指有特殊的资料运算处理功能的组件；有三种重要产品：微处理器指微电子计算

器中的J操作数件，如计算机的JCPU；微控制器是计算机中主机与接口中日勺控制系统，如市卡、

影视卡…等的控制组件；数字讯号处理IC可将模拟讯号转为数字讯号，一般用于语音及通讯

系统。

模拟IC低复杂性、应用面积大、整合性低、流通性高是此类产品的特色，一般用来作为语

言及音乐IC、电源管理与处理口勺组件。

逻辑1C：为了特殊信息处理功能（不一样于其他1C用在某些固定的范围）而设计日勺1C,目前

较常用在电子相机、3DGame、

IC产业

IC日勺制造可由上游至下游分为三种工业，一是与IC的制造有直接关系的工业、包括晶

圆制造业、IC制造业、IC封装业；二是辅助IC制造口勺工业，包括【C设计、光罩制造、IC

测试、化学品、导线架工业；三是提供IC制造支持的产业，如设备、仪器、计算机箱助设

计工具工业...等。

IC（集成电路）制作过程简介

集成电路B勺生产过程极其更杂，习惯上将其分为前置作业，电路的J制作，晶圆及晶粒测试和

后段的封装测试等。由于IC是由诸多的电路集合而成的，而这些电路组件和线路是以晶圆

为基础并以层状分布的，制造过程也是一层层的建造出来的，类似于建楼房的过程。

其中前置作业类似于楼房的设计和建造地基，包括电路内设计、光罩设计和晶圆口勺制作，电

路设计即是根据使用的规定设计出各层的J线路和架够，光罩设计则类似于照像底片，依托其

将设计好的电路印到芯片上，而制作硅晶圆就是将硅晶体通过加热熔化，再用一定的措施拉

成晶棒，并切片、研磨成符合规定日勺芯片的过程。

电路制作是在硅片的基础上制成一层层的电路的过程，由于线路极其细微，其制造过程也就

有很高的难度，生产上是使用类似摄影技术日勺报光，显影，蚀刻，冲洗口勺措施来实现的（下

面将做详细的简介）。晶圆及晶粒测试是对各制造流程的成果的测试，HU勺是对各流程有很

好的控制，并能及时的发现生产中日勺不良产品，尽早进行修部或剔除，以减少不良成本，通

过各道测试并最终身产出来I句芯片才能进入到下一道封装测试的过程。封装和测试是将功能

测试良好的晶粒切割开，并封装，拉出联线再进行全面测试的过程，要通过芯片切割，枯晶，

焊线，封料，切割/成形，印字，电镀，及检查等过程。直到这里.，一种合格的集成电路力算

制造完毕。

IC制造业特性

IC制造业中，有几种不一样于其他制造业的特性，分列如下：

机器的折旧占成本大部分：制造IC所用的机器设备价格高，并且汰旧快，一般采二至四年

加速折旧（此为实际作法；大多数股市上市阐明书则宣称四至八年平均折旧），因此机器折旧

的费用很高；一般说来，机器日勺折旧占制导致本的20%以上。

良率影响产品单位成本：晶圆上可划分为许多方块，而一种ICW、J线路就都做在这个方块上,

再送至封装厂中切割包装，就可将这些方块制成一片片H勺IC；而包装好经测试可使用的IC

占晶圆割下IC总数的比率称为良率。

ICH勺制造过程非常精密，只要在其中•环节稍有不慎，就会使IC毁损，而成为不能使用的

产品，不像其他制造业的产品，有制造过程的错误，大多只会成为品质不良的产品，非不能

使用的产品；因此IC制造业的良率要较老式的工业制造良率来的低，并且变异大，不管是

在品质管制及成本控制上都是一大问题；一般IC的制造中，影响良率的原因有两种：

(a)晶圆的大小：在晶圆上做IC,一•般边缘的部分都因晶圆的圆弧而无法做出完整的方块；

晶圆的直径愈大，则其圆弧的曲度愈小，边缘要舍弃的面积占晶圆的比率也就愈小，良率就

愈高；因此IC厂都在努力提高自己的制程能在更大的晶圆上做出产品。

(b)线上的管制：集成电路制造是极精密U勺工业，且制造环境特殊(无尘室)；在制造过程中所

犯的一种小过错，影响良率的程度就很大，一般可达20%以上，因此线上的管制在集成电路

制造中是很重要H勺。

制程复杂影响机器使用率:IC制造厂中，由于制程反复且环节多，若制造排程不良，轻易导

致某些工作站忙线、有些站闲置，而使得机器设备无法充足运用；机器设备的折旧又是占了

IC制导致本中的大部分，若机器使用率不高，那幺便会花费大量的折旧成本：充足日勺运用机

器，是IC制造厂管理中重要口勺一环。

晶圆代工

由于1C口勺生产过程及杂，从设计到生产H勺生产线长，并且生产过程的重要成本是机台H勺成

本，固定成本高，且产品多样化，批量小，更新速度快，因此很少有厂家能从前到后的整条

线生产自己的I产品，而诸多厂商都只是加工整个制程中内一段，再形成供应链式H勺组合，联

合制造产品，以实现规模效应。晶圆代工就是基于此而产生的，这种企业只负责生产不进行

设计，因此也可以说晶圆代工厂并没有自己的产品，老式上讲只是指wafer(晶圆)的制作过程,

即是在wafer上做出一层层H勺电路而目前逐渐延伸出广义的晶圆代工，其除了本来晶圆制造

的功能外，还包括了上游的光罩制作和下游的切割、封装、测试等过程，因此一种IC设计

企业只要将自己口勺设计交给晶圆代工厂，便可以得到符合自己规定的IC成品，

模块制程

wafer生产的基本原理

集成电路尽管种类不一样，其制程相似；差异在不一样的光罩会有不一样的电路图样；CVD、

离子植入时投入打勺材料不一样，会产生不一样的组件、而使制造出来的HC有所差异。1C制

程中，制造作业种类一般只有十多种，但由于不停反复这些作业，使得一片IC从晶圆投入

到可以切割包装，要通过百次以上的制造环节。

一种IC产品制作电路后内构造，是以芯片为基础逐层的建造起来U勺，上面已经提到，每一

层的生产都是使用类似摄影技术的报光，显影，蚀刻，冲洗的措施来实现的J,因此生产过程

中，每一层的制造都是几种类似的过程，而整个晶圆的制造就是这几种过程的反复循环，每

个过程的生产都在特定的区域来完毕，这些区域有：薄膜(thin-film),黄光(photo),蚀刻

(etch)，扩散(diffusion).

薄膜(thin-fihn)

薄膜区间是尘积介电质或金属层的地方，介电质是用于隔离开各层金属U勺多为玻璃层，而金

属层是集成电路中口勺导线，多采用铝或铜或铝铜合金，因此介电质和金属沉积也是集成电路

的制程中的重要制程。薄膜技术有物理气象沉积（包括蒸镀既借着对被蒸镀物体加热,运用被

蒸镀物在高温时所具有的泡和蒸气压,来进行薄膜的沉积.和溅镀既运用电浆所产生欧I离子，借

着离子对被溅镀物体电极的轰击,使电浆H勺气相内具有被镀物H勺粒子，来产生沈积薄膜的.）和

化学气象沈积既运用化学反应的方式，在反应器内将反应物（•般为气体）生成固态的生成物,

并沉积在芯片表面口勺一种薄膜沉积技术。

黄光（Photo）

微影技术是制造集成电路的重要之一，通过暴光和显影的程序它可以将光罩上设计的J图案转

移到晶圆表面口勺光阻上，其重要过程包括光阻涂抹，烘拷，对准，暴光及显影等程序，由于

光学上的）需要，此段制程之照明采用偏黄日勺可见光，因此习惯上将此区称为黄光区。在黄光

区内，运用整合型的晶圆轨道机一步进机系统来完毕这个过程，其运用紫外光线或深紫外

光线来照射光阻，以引起化学反应，将设计的光罩上的图形印到晶圆或光阻上，这也是集成

电路厂中最昂贵口勺工具，每台的价格都可到达数百万美元，因此也常成为生产中的瓶颈。

蚀刻（Etch）

Etch作为IC制程中的重要环节之一，其目的是化学物质的反应来清除wafer表面多出口勺物

质，根据各siedp的目的不一样有多种详细方式，但从其基本口勺本来可将其分为两种，既Wei

Etching（湿蚀刻）和DryEtching（干蚀刻），WetEtching是用将wafer放入化学溶液中，通过化

学反应将要蚀刻掠的物质腐蚀掉，而干蚀刻是将化学气体吹到weafer表面上，与其发生反

应，以实现蚀刻的忖的。两者相比，后者的过程中"勺关键参数轻易控制，用物理或化学的措

施均可实现，且对图形的控制能力较强，而前者只能通过化学口勺措施实现，且对关键参数的

控制能力较差，尤其是当线宽越来越细时，湿蚀刻将无法使用，但对于不一样的蚀刻对象和

环境，两者各有各自适合的范围，两种措施要根据工艺口勺规定不一样来选择。

在湿蚀刻的过程中尚有一种重要U勺技术过程是waferdrying，由于湿U勺wafer是无法进入到下

一道工序的，必须通过某些措施使其干燥，常用的措施有：Down-FlowSpinDryer既是运用

高速旋转的措施，靠离心力的作用干燥；和IPAVaporDryer,MarangoniDryer等，其中

Down-FlowSpinDryer由于力欧J作用，易形成watermark,且增长wafer的J应力，转动过程中

还会形成摩擦，而IPAVaporDryer和MarangoniDryer可防止watermark但时间较长，且化

学用量多。

扩散（Diffusion）

扩散区间是进行加热制程的区域，这些制程也许是用来添加制程或者是用来加热制程，如在

晶圆表面生成氧化层，扩散掺杂等是添加制程，而离子植入后用于恢复晶体构造H勺热生理是

加热制程。高温炉是这区域的批量制程工具，它可以同步处理150片的wafer,可以将这些预

置在硅芯片表面上的I掺质,藉高温扩散的J原理，把他们趋进芯片表面的I材质内o

半导体的I生产工艺流程

一、洁铮室

一般日勺机械加丁是不需要洁净室（cleanroom）B\J,由于加

工辨别率在数十微米以上，远比平常环境口勺微尘颗粒为大。但进

入半导体组件或微细加工的世界，空间单位都是以微米计算，因

此微尘颗粒沾附在制作半导体组件H勺晶圆上，便有也许影响到其

上精密导线布局的样式，导致甩性短路或断路的严重后果。

为此，所有半导体制程设备，都必须安顿在隔绝粉尘进入

的密闭空间中，这就是洁净室的来由。洁净室的洁柞等级，有一

公认欧I原则，以class10为例，意谓在单位立方英勺洁净室

空间内，平均只有粒径0.5微米以上的粉尘10粒。因此class后

头数字越小，洁净度越佳，当然其造价也越昂更

222.240.165.*

2023-3-2019:09答复此发言

2答复：半导体的|生产工艺流程

为营造洁净室H勺环境，有专业的建造厂家，及其有关的技术与使

用管理措施如下：

1、内部要保持不小于一大气压口勺环境，以保证粉尘只出不进。

因此需要大型鼓风机，将经滤网B勺空气源源不绝地打入洁净室

中。

2、为保持温度与湿度的恒定，大型空调设备须搭配于前述之鼓

风加压系统中。换言之，鼓风机加压多久，冷气空调也开多久。

3、所有气流方向均由上往下为主，尽量减少突兀之室内空间设

计或机台摆放调配，使粉尘在洁净室内回旋停滞的机会与时间减

至最低程度。

4、所有建材均以不易产生静电吸附的材质为主。

5、所有人事物进出，都必须通过空气吹浴(airshower)日勺程

序，将表面粉尘先行清除。

6、人体及衣物的毛屑是一项重要粉尘来源，为此务必严格规定

进出使用人员穿戴无勺衣，除了眼睛部位外，均需与外界隔绝接

触(在次微米制程技大的工厂内，工作人员几乎穿戴得像航天员

同样。)当然，化妆是在禁绝之内，铅笔等也严禁使用。

7、除了空气外，水的使用也只能限用去离子水(DIwater,

de-ionizedwater)o一则防止水中粉粒污染晶圆，二则防止水

中重金属黑子，如钾、钠离子污染金氯半(MOS)晶体管构造之

带电载子信道(carrierchannel),影响半导体组件的工作特

性。去离子水以电阻率(resistivity)来定义好坏，一般规定

至17.5MQ-cm以上才算合格；为此需动用多重离子互换树脂、

RO逆渗透、与L'V紫外线杀菌等重重关卡，才能放行使用。由于

去离子水是最佳的溶剂与清洁剂，其在半导体工业之使用量极为

惊人！

8、洁净室所有用得到的气源，包括吹干晶圆及机台空压所需要

欧J,都得使用氮气(98%),吹干晶圆时氮气甚至规定99.8%以上

的高纯氮！以上八点阐明是最基本H勺规定，另尚有污水处理、

废气排放的环境保护问题，再再需要大笔大笔的建造与维护费

用！

222.240.165.*

2023-3-2019:10答复此发g

3答复：半导体的生产工艺流程

晶圆制作

硅晶圆(si1iconwafer)是一切集成电路芯片的J制作母材。既

然说到晶体，显然是通过纯炼与结晶的程序。目前晶体化日勺制程,

大多是采「柴可拉斯基」(Czycrasky)拉晶法(CZ法)。拉晶时,

将特定晶向(orientation)的J晶种(seed),浸入过饱和的纯硅

熔汤(Molt)中，并同步旋转拉出，硅原子便根据晶种晶向，乖

乖地一层层成K上去，而得出所谓口勺晶棒(ingot)o晶棒的限值

假如太低，代表其中导电杂质(impuritydopant)太多,还需

通过FZ法(floating-zone)的再结晶

(re-crystallization),将杂质逐出，提高纯度与阻值。

辅拉出的晶棒，外缘像椰子树干般，外径不甚一致，需予以机

械加工修边,然后以X光绕射法，定出主切面(primaryflat)日勺

所在，磨出该平面；再以内刃环锯，削下一片片的硅晶圆。最终

通过粗磨(lapping)、化学蚀平(chemicaletching)与抛光

(polishing)等程序，得出具表面粗糙度在0.3微米如下抛光面

之晶圆。(至于晶圆厚度，与其外径有关。)

刚刚题及的J晶向，与硅晶体日勺原子构造有关。硅晶体构造是所

谓「钻石构造」(diamond-structure),系由两组面心构造(FCC)»

相距(1/4,1/4,1/4)晶格常数(latticeconstant；即立方晶

格边长)叠合而成。我们依米勒指针法(Millerindex),可定

义出诸如：｛100｝、｛111｝、｛110｝等晶面。因此晶圆也因之有

｛100｝、｛111｝、｛110｝等之分野。有关常用硅晶圆之切边方向等

信息，请参照图2-2。现今半导体业所使用之硅晶圆，大多以

｛100)硅晶圆为主。其可依导电杂质之种类，再分为p型(周期

表III族）与n型（周期表V族）。由于硅晶外貌完全相似，晶

圆制造厂因此在制作过程中，加工了供辨识的记号：亦即以与否

有次要切面（secondaryflat）来辨别。该次切面与主切面垂

直，P型晶圆有之，而n型则阙如。

｛100｝硅晶圆循平行或垂直主切面方向而断裂整洁的特性，因此

很轻易切成矩形碎块，这是初期晶圆切割时，可用刮晶机

（scriber）的原因（它并无真正切断芯片，而只在表面刮出裂

痕，再加以外力而整洁断开之。）实际上，硅晶的自然断裂面是

｛110,因此虽然得到矩形的碎芯片，但断裂面却不与｛100｝晶面

垂直！

如卜.是订购硅晶圆时，所需阐明口勺规格：项目阐明

晶面｛100｝、｛111｝、｛110｝±lo

外径（时）3456

厚度（微米）300~450450~6（）0550~650600"750（±25）

杂质P型、n型

阻值（Q-cm）0.01（低阻值）~100（高阻值）

制作方式CZ、方（高阻值）

抛光面单面、双面

平坦度（埃）300~3,000

222.240.165.*

2023-3-2019:12答复此发言

4答复：半导体的生产工艺流程

半导体制程概分为三类：（1）薄膜成长，（2）微影罩幕，（3）蚀刻

成型。设备也跟着分为四类：（a）高温炉管，（b）微影机台，©化

学清洗蚀刻台，（d）电浆真空腔室。其中⑸飞机台依序对应

（1广⑶制程，而新近发展的第（d）项机台，则分别应用于制程⑴

与⑶。

222.240.165.*

2023-3-2019:14答复此发言

5答复：半导体的生产工艺流程

（一）氧化（炉）（Oxidation）

对硅半导体而言，只要在高于或等于1050℃FI勺炉管中，如图2-3

所示，通入氧气或水汽，自然可•以将硅晶的表面予以氧化，生长

所谓干氧层（dryz/gateoxide）或湿氧层（wet/fieldoxide）,

当作电子组件电性绝缘或制程掩膜之用。氧化是半导体制程中，

最洁净、单纯的J一种；这也是硅晶材料可以获得优势的特性之一

（他种半导体，如碎化钱GaAs,便无法用此法成长绝缘层，由

于在550C左右，神化钱已解离释放出神！）硅氧化层耐得住850℃

~1050C的后续制程环境，系由于该氧化层是在前述更高的温度

成长；不过每生长出：微米厚的氧化层，硅晶表面也要消耗掉

0.44微米的厚度。

如下是氧化制程的某些要点：

（1）氧化层口勺成长速率不是一直维持恒定的趋势，制程时间4

成长厚度之反复性是较为重要之考量。

（2）后长的氧化层会穿透先前长的氧化层而堆积于上；换言之,

氧化所需之氧或水汽，势必也要穿透先前成长的氧化层到硅质

层。故要生长更厚日勺氧化层，碰到欧I阻碍也越大。一般而言，很

少成长2微米厚以上之氧化层。

（3）干氧层重要用于制作金氧半（MOS）晶体管的载子信道

（channel）；而湿氧层则用于其他较不严格讲究口勺电性阻绝或制

程罩幕（masking）。前者厚度远不不小于后者，1000~1500埃已

然足够。

（4）对不一样晶面走向H勺晶圆而言，氧化速率有异：一般在相

似成长温度、条件、及时间下，{111}厚度2{110}厚度＞{100}

厚度。

（5）导电性佳的硅晶氧化速率较快。

（6）适度加入氯化氢（HC1）氧化层质地较佳；但因轻易腐蚀

管路，已渐少用。

（7）氧化层厚度的量测，可分破坏性与非破坏性两类。前者是

在光阻定义阻绝下，泡入缓冲过H勺氢筑酸（BOE,BufferedOxide

Etch,系HF与NH4F以1：6的比例混合而成的J腐蚀剂）将显露

出来的氧化层清除，露出不沾水的硅晶表面，然后去掉光阻，运

用表面深浅量测仪（surfaceprofileroralphastep）,得到

有无氧化层之高度差，即其厚度“

（8）非破坏性口勺测厚法，以椭偏仪（ellipsometer）或是亳微

仪（nano-spcc）最为普遍及精确，前者能同步输出折射率

（refractiveindex；用以评估薄膜品质之好坏）及起始厚度b与

跳阶厚度a（总厚度t=ma+b）,实际厚度（需确定m之整数

值），仍需与制程经验配合以判读之。后者则还必须事先懂得折

射率来反推厚度值。

(9)不一样厚度日勺氧化层会显现不一样口勺颜色，旦有2023埃左

右厚度即循环一次的特性。有经验者也可单凭颜色而判断出大概

的氧化层厚度。不过若超过1.5微米以上的厚度时，氧化层颜色

便渐不明显。

(二)扩散(炉)(diffusion)

1、扩散搀杂

半导体材料可搀杂n型或p型导电杂质来调变阻值，却不影响

其机械物理性质H勺挣点，是深入发明出p-n接合面(p-n

junction)、二极管(diode)、晶体管(transistor〕、以至于大

千婆娑之集成电路(IC)世界之基础。而扩散是到达导电杂质搀

染的初期重要制程。

众所周知,扩散即大自然之输送现象(transportphenomena)；

质量传播(masstransfer)、热传递(heattransfer)、与动量传

播(momentumtransfer；即摩擦拖曳)皆是其实然『、J三种已知

现象。木杂质扩散即属于质量传播之一种，唯需要在850oC以上

的高温环境下，效应才够明显。

由于是扩散现象，杂质浓度C(concentration；每单位体积

具有多少数目日勺导电杂质或载子)服从扩散方程式如下：

这是一条抛物线型偏微分方程式，同步与扩散时间t及扩散深

度x有关。换言之，在某扩散瞬间(t固定)，杂质浓度会由最

高浓度的表面位置，往深度方向作递减变化，而形成一随深度x

变化的浓度曲线；另首先，这条浓度曲线，却又伴随扩散时间之

增长而变化样式，往时间无穷人时，平坦一致口勺扩散浓度分布前

进！

既然是扩散微分方程式，不一样日勺边界条件(boundai/

conditions)施予，会产生不一样之浓度分布外形。固定表面浓

度(constantsurfaceconcentration)与固定表面搀杂量

(constantsurfacedosage),是两种常被讨论出J具有解析精确

解的扩散边界条件(参见图2-4)：2、前扩散(pre-deposition)

222.240.165.*

2023-3-2019:22答复此发言

6答复：半导体日勺生产工艺流程

第一种定浓度边界条件的浓度解析解是所谓的互补误差函数

(complementaryerrorfunction),其对应之扩散环节称为「前

扩散」，即我们一般理解之扩散制程；当高温炉管升至工作温度

后，把待扩散晶圆推入炉中，然后开始释放扩散源(p型扩散源

一般是固体呈晶圆状之氮化硼［boron-nitride］芯片，n型则

为液态POC13之加热蒸气)进行扩散。其浓度剖面外形之特性是

杂质集中在表面，表面浓度最高，并随深度迅速减低，或是说表

面浓度梯度(gradient)值极高。

3^后驱入(postdrive-in)

第二种定搀杂量的边界条件，具有高斯分布(Gaussian

distribution)的浓度解析解。对应之扩散处理程序叫做「后驱

入」，即一般之高温退火程序；基本上只维持炉管的驱入工作温

度，扩散源却不再释放。或问口：定搀杂量H勺起始边界条件自何

而来？答案是「前扩散」制程之成果；盖先前「前扩散」制作出

之杂质浓度集中于表面，可近似一定搀杂量的边界条件也！

至于为何扩散要提成此二类环节，当然不是为了投数学解析之

所好，而是因应阻值调变之需求。本来「前扩散」口勺杂质植入剂

量很快到达饱和，虽然拉长「前扩散」U勺时间，也无法大幅增长

杂质植入剂量，换言之，电性上之电阻率(resistivity)特性

很快趋稳定；但「后驱入」使表面浓度及梯度减低(因杂质由表

面往深处扩散)，却又营造出再一次「前扩散」来增长杂质植入

剂量的机会。因此，借着多次反复口勺「前扩散」与「后驱入」，

既能调变电性上之电阻率特性，又可变化杂质电阻之有效截面

积，故依大家熟知之电阻公式；其中是电阻长度可设计出所

需导电区域之扩散程序。

4、扩散之其他要点，简述如下：

(1)扩散制程有批次制作、成本低廉的好处，但在扩散区域之边

缘所在，有侧向扩散的误差，故限制其在次微米(sub-micron)

制程上之应用。

(2)扩散之后H勺阻值量测，一般以四探针法(four-pointprobe

method)行之，示意参见图2-5。目前市面已经有多种商用机台

可供选购。(3)扩散所需之图形定义(pattern)及遮掩

(masking),一般以氧化层(oxide)充之，以抵挡高温之环境。

一微米厚之氧化层，已足敷一般扩散制程之所需。

(二)微影(Photo-Lithography)

1、正负光阻

微影光蚀刻术来源于摄影制版的技术。自1970年起，才大量使

用于半导体制程之图形转写复制。原理即运用对紫外线敏感之聚

合物，或所谓光阻(photo-resist)之受曝照与否，来定义该光

阻在显影液(developer)中与否被蚀除，而最终留下与遮掩罩

幕，即光罩(mask)相似或明暗互补之图形；相似者称之I■正光

阻」(positiveresist),明暗互补者称之「负光阻」(negative

resist),如图2-6所示。一般而言,正光阻,如AZ-1350、AZ-5214、

FD-6400L等，其辨别率及边缘垂直度均佳，但易变质，储存期

限也较短（约六个月到一年之间），常用于学术或研发单位；而

负光阻之边缘垂直度较差，但可储存较久，常为半导体业界所使

用。

2、光罩

前段述及H勺光罩制作，是微影之关键技术。其制作方式经几十

年之演进，已由辨别率差H勺缩影机（由数百倍大H勺红胶纸

【rubbyTith】图样缩影）技术，改良为直接以计算机辅助设计

制造（CAD/CAM）软件控制的雷射束（laser-beam）或电子束

（E-beam）书写机，在具光阻之石英玻璃板上进行书写（曝光），

辨别率（最小线宽）乜改善到微米的等级。

由于激光打印机欧I辨别率越来越好，未来某些线宽较粗的光罩

可望直接以打印机出图。举例而言，3386dpi的出图机，最小线

宽约为七微米。

3、对准机/步进机

在学术或研发单位中之电路布局较为简易，一套电路布局可所

有写在一片光罩中，或甚至多反复制。加上使用之硅晶圆尺寸较

小，配合使用之光罩本来就不大。因此搭配使用之硅晶圆曝光机

台为一般的「光罩.对准机」（masknligner,如图27）。换言之，

一片晶圆只需一次对准曝光，便可进行之后的显影及烤干程序。

但在业界中，使用H勺晶圆大得多，我们不也许任意造出7口寸或9

时大小的光罩来进行对准曝光：••来电子束书写机在制备这样大

的光罩时，会耗损巨量口勺时间，极不划算；二来，大面积光罩进

行光蚀刻曝光前与晶圆之对准，要因应大面积精密定位及防震等

问题，极为棘手！因此工业界多采用步进机（stepper）进行对

准曝光；也就是说，虽然晶圆大到6或8时，但光罩大小还是小小

於2nt见方，一则光罩制备迅速，二则小面积对准时问题也比

较少；只是要曝满整片晶圆，要花上数十次「对准一曝光一移位」

欧J反复动作。但即便如此，因每次I■对准一曝光一移位」仅费时

1秒左右，故一片晶圆的总曝光时间仍控制在1分钟以内，而保持

了工厂的高投片率（highthrough-put：即单位时间内完毕制作

之硅芯片数。）图2-7双面对准曝光对准系统（国科会北区微机

电系统研究中心）。

222.240.165.*

2023-3-2019:22答复此发言

7答复：半导体的I生产工艺流程

4、光阻涂布

晶圆上微米厚度等级口勺光阻，是采用旋转离心(spin-coating)

欧J方式涂布上去。光阻涂布机如图2-8所示。其经典程序包括：

(1)晶圆表面前处理(pre-baking)：即在150°C下烘烤一段时

间。若表面无氧化层，要此外先上助粘剂(primer),如HMDS,

再降回室温。换言之，芯片表面在涂敷光阻前要保证是亲水性

(hydrophilic)o

(2)送晶圆上真空吸附的转台，注入(dispensing)光阻，开始

由低转速甩出多出的无阻并均布之，接着以转速数千rpm,减薄

光阻至所需厚度。

(3)将晶圆表层光阻科事烤干定型，防止沾粘。但不可过干过硬，

而阻碍后续的曝光显影。

一般光阻涂布机的涂布成果是厚度不均。尤其在晶圆边缘部份，

也许厚达其他较均匀部份的光阻3倍以上。此外，为了保证光阻

全然涂布到整片晶圆，一般注入光阻口勺剂量，是真正涂布粘着在

晶圆上之数十甚至数百倍，极其可惜；由于甩到晶圆外的光阻中

有机溶剂迅速挥发逸散，成分大变，不能回收再使用。

5、厚光阻

德国Karl-Suss企业开发了一种新型日勺光阻涂布机，称为

GYRSET?,如图2-9所示，其卖点在于强调可减少二分之一的光阻

用量，且得出更均厚的光阻分布。其原理极为单纯：只是在真空

转台上加装了跟着同步旋转的盖子。如此一来，等于强迫晶圆与

盖子之间II勺空气跟着旋转，那么光阻上便无高转速差时粘性旋转

拖曳作用。故光阻在被涂布时，其与周遭流体之相对运动并不明

显，只是离心的彻体力效果，使光阻稳定地、且是呈同心圆状地

向外涂布。

根据实际使用显示，GYRSET?只需一般涂布机的55%光阻用量。

此外，其也可应用于厚光阻之涂布(厚度自数微米至数百微米不

等)。受涂基板也可由晶圆改为任意日勺工作外型，而不会导致边

缘一大部份面积厚度K均的花花外貌。

［注］厚光阻是新近发展出来，供微机电研究使用的材料，如

IBM的SU-8系列光阻，厚度由数微米至100微米不等，以GYRSET?

涂布后，通过严格的烘干程序，再以紫外线或准分子雷射

(excimerlaser)进行曝光显影后，所得到较深遂的凹状图案，

可供深入精密电铸(electro-forming)的金属微构导致长填

塞。这种加工程序又称为「仿LIGA」制程(poormansLIGA),

即「异步X光之深刻模造术」。

(三)蚀刻(Etching)

蚀刻的机制，按发生次序可概分为「反应物靠近表面」、「表面

氧化」、「表面反应」、「生成物离开表面」等过程。因此整个蚀刻，

包括反应物靠近、生成物离开的扩散效应，以及化学反应两部份。

整个蚀刻的时间，等于•是扩散与化学反应两部份所费时间的总

和。两者之中孰者费时较长，整个蚀刻之快慢也卡在该者，故有

所谓rreactionlimitedj与\diffusionlimited］两类蚀刻

之分。

1、湿蚀刻

最普遍、也是设备成本最低H勺蚀刻措施，其设备如图2-10所示。

其影响被蚀刻物之蚀刻速率(etchingrate)的原因有三：蚀刻

液浓度、蚀刻液温度、及搅拌(stirring)之有无。定性而言，

增长蚀刻温度与加入搅拌，均能有效提高蚀刻速率；但浓度之影

响则较不明确。举例来说，以49%的HF蚀刻Si02,当然比BOE

(Buffered-Oxide-Etch；HF：NH4F=1：6)快的多：但40喻1勺

KOH蚀刻SiF、J速率却比20%K0H慢！湿蚀刻口勺配方选用是一项化

学的专业，对于一般不是这方面的研究人员，必须向该化学专业

的同侪请教。一种选用湿蚀刻配方的重要观念是「选择性」

(selectivity),意指进行蚀刻时，对被蚀物清除速度与连带对

其他材质(如蚀刻掩膜；etchingmask,或承载被加工薄膜之

基板；substrate)的腐蚀速度之比值。一种具有高选择性日勺蚀

刻系统，应当只对被加工薄膜有腐蚀作用，而不伤及一旁之蚀刻

掩膜或其下日勺基板材料。

(1)等向性蚀刻(isotropicetching)

大部份的湿蚀刻液均是等向性，换言之，对蚀刻接触点之任何

方向腐蚀速度并无明显差异。故一旦定义好蚀刻掩膜的图案，暴

露出来的区域，便是往下腐蚀的所在；只要蚀刻配方具高选择性,

便应当止于所该止之深度。

222.240.165.*

2023-32019:22答复此发言

8答复：半导体的生产工艺流程

然而有鉴于任何被蚀薄膜皆有其厚度，当其被蚀出某深度时，

蚀刻掩膜图案边缘的部位渐与蚀刻液接触，故蚀刻液也开始对蚀

刻掩膜图案边缘H勺底部，进行蚀掏，这就是所谓的卜切或侧向侵

蚀现象(undercut.)。该现象导致的图案侧向误差与被蚀薄膜厚

度同数量级，换言之，湿蚀刻技术因之而无法应用在类似一次微

米」线宽日勺精密制程技术！

(2)非等向性蚀刻(anisotropicetching)

先前题到之湿蚀刻［1选择性」观念，是以不一样材料之受蚀快

慢程度来阐明。然而自1970年代起，在诸如Journalof

Electro-ChemicalSociety等期刊中，刊登了许多有关碱性或

有机溶液腐蚀单晶硅时文章，其特点是不一样日勺硅晶面腐蚀速率

相差极大，尤其是＜111＞方向，足足比＜100＞或是＜110＞方向的腐

蚀速率小一到两个数量级！因此，腐蚀速率最慢日勺晶面，往往便

是腐蚀后留下H勺特定面。

这部份将在体型微细加工时再详述。

2、干蚀刻

干蚀刻是一类较新型，但迅速为半导体工业所采用的技术。其

运用电浆(plasma)及进行半导体薄膜材料的蚀刻加工。其中电

浆必须在真空度约10至0.001Torr的环境下，才有也许被激发

出来；而干蚀刻采用的气体，或轰击质量颇巨，或化学活性极高，

均能到达蚀刻H勺目叽

干蚀刻基本上包括「离子轰击」(ion-bombardment)与I■化学反

应」(chemicalreaction)两部份蚀刻机制。偏「离子轰击」效

应者使用负气(argon),加工出来之边缘侧向侵蚀现象极微。而

偏「化学反应」效应者则采氟系或氯系气体(如四氟化碳CF4),

经激发出来的电浆，即带有氟或氯之离了•团，可迅速与芯片表面

材质反应。

丁蚀刻法可直接运用光阻作蚀刻之阻绝遮幕，不必另行成长阻

绝遮幕之半导体材料。而其最重要的I长处，能兼顾边缘侧向侵蚀

现象极微与高蚀刻率两种长处，换言之，本技术中所谓「活性离

子蚀刻」(reactiveionetch；RIE)已足敷「次微米」线宽制

程技术的规定，而正被大量使用中。

(四)离子植入(IonImplantation)

在扩散制程的末尾描述中，曾题及扩散区域之边缘所在，有侧

向扩散的误差，故限制其在次微米制程上之应用。但诚如干蚀法

补足湿蚀法在次微米制程能力局限性1可样，此地另有离子植入

法，来进行图案更精细，浓度更为稀少精确的杂值搀入。

离子植入法是将III族或IV族之杂质，以离子的型式，经加速

后冲击进入晶圆表面，通过一段距离后，大部份停于离晶圆表面

0.1微米左右之深度(视加速能量而定)，故最高浓度的地方，不

似热扩散法在表面上。不过由于深度很浅，一般还是简朴认定大

部份离子是搀杂在表面上，然后深入运用驱入(drive-in)来调

整浓度分布，并对离子撞击过的区域，进行构造之修补。基本上，

其为一低温制程，故可直接用光阻来定义植入的区域。

(五)化学气相沉积(ChemicalVaporDeposition；CVD)

到目前为止，只谈到以高温炉管来进行二氧化硅层之成长。至

于其他如多晶硅(poly-si1icon)、氮化硅(si1icon-nitride)＞

铝或铜金属等薄膜材料，要怎样成长堆栈至硅晶圆上？

基本上仍是采用高温炉管，只是因着不一样的化学沉积过程，

有着不一样之工作温度、压力与反应气体，统称为「化学气相沉

积」。

既是化学反应，故免不了「质量传播」与「化学反应」两部份

机制。由于化学反应随温度呈指数函数之变化，故兰高温时，迅

速完毕化学反应。浜言之，整体沉积速率卡在质量传播

(diffusion-limited)；而此部份实际上随温度之变化，不像化

学反应般敏感。因此对于化学气相沉积来说，如图2T1所示，提

高制程温度，轻易掌握沉积的速率或制程之反复性。

然而高制程温度有几项缺陷：

高温制程环境所需电力成本较高。

安排次序较背面的制程温度若高于前者，也许破坏已沉积之材

料。

高温成长之薄膜，冷却至常温后，会产生因各基板与薄膜间热

胀缩程度不一样之残留应力(residualstress)o

因此，低制程温度仍是化学气相沉积追求的目日勺之一，惟如此

一来，在制程技术上面临之问题及难度也跟着提高。

222.240.165.♦

202332019:22答复此发言

9答复：半导体的生产工艺流程

如下，按着化学气相沉积的研发历程，分别简介「常压化学气

相沉积」、「低压化学气相沉积」、及「电浆辅助化学气相沉积」：

1、常压化学气相沉积(AtmosphericPressureCVD：APCVD)

最早研发的CVD系统，顾名思义是在一大气压环境下操作，设

备外貌也与氧化炉管相类似。欲成长之材料化学蒸气自炉管上游

均匀流向硅晶，至于何以会沉积在硅晶表面，可简朴地以边界层

(boundarylayer)理论作定性阐明：

当具黏性之化学蒸气水平吹拂过硅芯片时，硅芯片与炉管壁同

样，都是固体边界，因着靠近芯片表面约1mm的边界层内速度之

大量变化(由边界层外缘之蒸气速度减低到芯片表面之0速度)，

会施予一拖曳外力，柜住化学蒸气分子；同步因硅芯片表面温度

高于边界层外缘之蒸气温度，芯片将释出热量，来供应被拖住之

化学蒸气分子在芯片表面完毕薄膜材质解离析出之所需能量。因

此基本上，化学气相沉积就是大自然「输送现象」(transport

phenomena)的应用。

常压化学气相沉积速度颇快，但成长薄膜的质地较为松散。此

外若晶圆不采水平摆放的方式(太费空间)，薄膜之厚度均匀性

(thicknessuniformity)不佳。

2、低压化学气相沉积(LowPressureCVD：LPCVD)

为进行50片或更多晶圆之批次量产，炉管内之晶圆势必要垂直

密集地竖放于晶舟上，这明显衍生沉积薄膜之厚度均匀性问题；

由于平板边界层问题的假设已不合适，化学蒸气在通过第一片晶

圆后，黏性流场立即进入分离(separation)的状态，逆压力梯

度(reversedpressuregradient)会将下游日勺化学蒸气带回上

游，而一团混乱。

在晶圆竖放于晶舟已不可免之状况F，减少化学蒸气之环境压

力，是一种处理厚度均匀性的可行之道。本来依定义黏性流特性

之雷诺数观测，动力黏滞系数v随降压而变小，如此一来雷诺

数激增，而使化学蒸气流动由层流(laminarflow)进入紊流

(turbulentflow)o有趣的是紊流不易分离,换言之，其为一乱

中有序之流动，故尽管化学蒸气变得稀薄，使沉积速度变慢，但

其通过数十片重重的晶圆后，仍无分离逆流的现象，而保有厚度

均匀，甚至质地致密时长处。以800oC、1Torr成长之LPCVD氮

化硅薄膜而言，其质地极为坚硬耐磨，也极适合蚀刻掩膜之用

(沉积速度约20分钟0.1微米厚。)

3、电浆辅助化学气相沉积(PlasmaEnhancedCVD：PECVD)

尽管LPCVD已处理厚度均匀的问题，但温度仍太高，沉积速度

也不够快。为了先减少沉积温度，必须寻找另一能量来源，供化

学沉积之用。由于低压对于厚度均匀性口勺必要性，开发低压环境

之电浆能量辅助(电浆只能存在于10~0.001Torr下),恰好补

足低温环境下供能局限性的毛病，甚至于辅助之电浆能量效应还

高于温度之所施予，市使沉积速率高过LPCVD。以35%C、ITorr

成长之PECVD氮化硅薄膜而言，其耐磨之质地适合IC最终切割

包装(packaging)前之保护层(passivationlayer)使用

(沉积速度约5分钟0.1微米厚。)

PECVD与RIE两机台之运作原理极为相似，前者用电浆来辅助

沉积，后者用电浆去执行蚀刻。不一样之处在于使用不一样的电

浆气源，工作压力与温度也不相似。

(六)金属镀膜(MetalDeposition)

又称物理镀膜(PhysicalVaporDeposition；PVD),依原理分

为蒸镀(evaporation)与溅镀(sputtering)两种。PVD基本上

都需要抽真空：前者在10-6~10-7TorrH勺环境中蒸着金属；后者

则须在激发电浆前，将气室内残存空气抽除，也是要抽到10-6~

10-7Torr的程度。

一般的机械式抽气帮浦，只能抽到lOTTorr的真空度，之后须

再串接高真空帮浦(机械式帮浦当作接触人气的前级帮浦)，如：

扩散式帮浦(diffusionpump)涡轮式帮浦(turbopump)＞或

致冷式帮浦(cryogenicpump),才能到达10-6~10-7Torr的真

空程度。当然，不一样H勺真空帮浦规范牵涉到不一样原理之压力

计、管路设计、与价格。

1、蒸镀

蒸镀就加热方式差异，分为电阻式(thermalcoater)与电子

枪式(E-gunevaporator)两类机台。前者在原理上较轻易，就

是直接将准备熔融蒸发的金属以线材方式挂在加热铝丝上，一旦

受热熔融，因液体表面张力之故，会攀附在加热鸨丝上，然后渐

渐蒸着至四面(包括晶圆)。因加热铐丝耐热能力与供金属熔液

攀附空间有限，仅用于低熔点的金属镀着，如铝，且蒸着厚度有

222.240.165.*

2023-32019:22答复此发言

答复：半导体的生产工艺流程

电子枪式蒸镀机则是运用电子束进行加热，熔融蒸发及I金属颗

粒全摆在石墨或鸽质均堪(crucible)中。待金属蒸气压超过临

界程度，也开始渐渐蒸着至四面(包括晶圆)。电子枪式蒸镀机

可蒸着熔点较高的金属，厚度也比较不受限制。

蒸镀法基本上有所谓阶梯覆披(stepcoverage)不佳口勺缺陷，

如图2T2所示。也就是说在起伏较剧烈的表面，蒸着金属有断裂

不持续之虞。此外，多片晶圆日勺大面积镀着也存在厚度均匀的问

题。为此，芯片之承载台加上公自转的机构，便用于上述两问题

之改善。

2、溅镀

溅镀虽是物理镀膜H勺措施，但与蒸发亳无关系。就如同将石头

丢入一滩泥沼中，会喷溅出许多泥浆般，溅镀运用氧气电浆，高

速冲击受镀靶材(target),因而将靶材表面附近材质喷溅出来,

落至晶圆之上。由于靶材是一整面而不是一点接受轰击，因此喷

溅出来的材质，也有也许填塞到芯片表面阶梯死角的部位，而比

较没有断线不持续或所谓阶梯披覆H勺问题。

溅镀也依电浆受激之能量源不一样，分为直流(DC)与射频

(RF)两种。基本上，两种溅镀机都可镀着金属薄膜。但后者尤

其可以针对非金属薄膜，如压电(piezoelectric)或磁性材料，

具有「绝缘、熔点高、成分复杂、对堆栈方式相称敏感」等智能

型薄膜之镀着特性。

3^金属薄膜图形定义

运用光蚀术定义妥之光阻，泡入合适酸液中，可蚀出金属线路,

此与蒸镀抑或溅镀并无关连。然而部份金属蚀液是碱液，如格，

初期常用「赤血盐-氢氧化钾」溶液来定义图案，直接用光阻遮

掩会失败（还没蚀究竟，光阻已经溶散了！）,因此必须多蒸着

一层金，间接以碘化钾-碘溶液定义出金之图案后，再以金之图

案来作掩膜，进行铭的腐蚀（如此之繁复，常使初学者晕头转向，

目前已经有铭金属的蚀洗液，如CR-7）。另一种令人更扰人的

问题在于：酸液有侧向侵蚀的现象，因此无法制作出次微米之金

属线。一般业界已使用垂直度极佳，然而价格极昂之干蚀刻机来

处理这个问题（价昂是由于要用到含氯之反应气体，所有管路都

要考虑防腐蚀）。但学术研发单位，在没有干蚀刻机状况下，同

样可以作出次微米之金属线，这个措施称为「金属剥离或举囹法」

（lift-off）。

今如图2T3所示，调整芯片镀金属与上光阻的次序：首先旋敷

光阻，以光蚀术将欲镀着金属线路之区域开出窗口（该光罩恰与

酸液蚀刻的光罩明暗相反），再进行金属镀着的工作。止匕时，大

部份金属也许都镀着在光阻上。因此金属镀着后，只要将芯片浸

入丙洞，在光阻遭有机溶剂溶散之际，其上之金属也跟着被抬离

芯片，而只留下没有无阻，也就是本来设计之金属线路。

不过，金属剥离也不足完全没缺陷：

1、金属蒸镀，会对芯片产生加温效果，若蒸镀时间较长或厚度

较高，有也许烤千光阻，而在最终泡丙酮时，无法撤离金属。

2、光阻开窗时，或多或少会留下某些显影不完全的部份，因此

在金属镀着时，并不保证芯片受镀面之清洁状态良好。

3、图2T3金属蒸镀的「举离」法：（a）光阻曝光（b）显影曲

金属蒸镀（d）举离，留下金属线路。

光阻边缘必须保证垂直或甚至有侧凹（也是undercut的特

性，以便金属举离时，不会发生藕断丝连的现象。

半导体生产流程

所谓的J半导体，是指在某些状况下，可以导通电流，而在某些条件下，又具有绝缘体效用H勺

物质；而至于所谓日勺IC,则是指在二分之一导体基板上，运用氧化、蚀刻、扩散等措施，

将众多电子电路构成各式二极管、晶体管等电子组件，作在一微小面积上，以完毕某一特定

逻辑功能（例如：AND、OR、NAND等），进而到达预先设定好的电路功能。自1947年12

月23口第一种晶体管在美国日勺贝尔试验室（BellLab）被发明出来，结束了真空管的时代，到

1958年T【开发出全球第一颗IC成功，又意谓宣布晶体管日勺时代结束，ICW、J时代正式开始。

从此开始各式IC不停被开发出来，集积度也不停提高。从小型集成电路（SSI）,每颗IC包

括10颗晶体管的时代；一路发展MSI、LSI、VLSI、ULSI：再到今天，短短50年时间，包

括千万个以上晶体管时集成电路已经被大量生产，并应月到我们的生活日勺各领域中来，为我

们的生活带来飞速的I发展，不能想象离开半导体产业我们的生活将会怎样，半导体技术的I发

展状况已成为一种国家的技术状况H勺重要指针，电子技术也成为一种国家提高国防能力H勺重

要途径。

半导产品类别

目前的半导体产品可分为集成电路、分离式组件、光电半导体等三种。

集成电路(IC),是将一电路设计，包括线路及电子组件，做在一片硅芯片上，使其具有处理

信息的功能，有体枳小、处理信息功能强的特性。依功能可将IC分为四类产品：内存IC、

微组件、逻辑IC、模拟IC。

分离式半导体组件，指一般电路设计中与半导体有关的组件。常见口勺分离式半导体组件有晶

体管、二极管、闸流体等，

光电式半导体，指运用半导体中电子与光子的转换效应所设计出之材料与组件。重要产品包

括发光组件、受光组件、史合组件和光伏特组件等。

IC产品简介

IC产品可分为四个种类，这些产品可细分为许多子产品，分述如下：

内存IC顾名思义，内存IC是用来储存资料的I组件，一•般用在计算机、电视游乐器、电子

词典上。根据其资料的持久性(电源关闭后资料与否