电工及其电子基础 3

415第六章脉冲数字电路416目录§6-1数字电路基础§6-2组合逻辑电路§6-3时序逻辑电路§6-4555时基电路417§6-1数字电路基础418学习目标1.了解数字信号的特点和脉冲波形的主要参数。2.掌握二进制数和十进制数的表示方法及相互转换。3.熟悉BCD码的表示形式。4.掌握基本逻辑门电路的功能。419一、数字信号与脉冲波1. 模拟信号和数字信号发动机冷却液温度传感器输出的电压信号，其数值随发动机冷却液温度的变化而连续变化，这类在时间上和数值上都连续的信号称为模拟信号，如下图a所示。模拟信号和数字信号a）模拟信号b）数字信号420汽车光电式曲轴位置传感器输出的信号是在曲轴转动过程中，光线间断通过遮光盘上的透光孔，在光敏元件上产生的高、低两种电平信号，这类在时间上和数值上都离散的信号称为数字信号，如上图b所示。处理模拟信号的电路称为模拟电路，处理数字信号的电路称为数字电路。421模拟信号的强弱与被检测参数的大小具有一一对应的关系，在信号的传输和处理过程中，即使只有微小的失真，也可能产生错误的信息。数字信号只有高电平和低电平两种状态，通常规定高电平为1，低电平为0。数字电路中的高电平和低电平有一定的允许范围（如图所示），因此，数字电路对电路元器件的精度要求不高，工作可靠，抗干扰能力强。数字电路中高电平和低电平的允许范围422如果将高电平、低电平分别用1和0表示，并规定每一个1和0有相同的时间间隔，那么数字信号就变成了一串由1和0组成的数码，如图所示。这些数码可以通过电路输出电压的高与低、电容器上电荷的有与无、磁性物质的极化方向N与S或光盘上凹坑的有与无等不同状态，很方便进行记录和保存。数码的表示4232. 脉冲波由于数字信号的波形具有突变和间断的特点，所以这种波形称为脉冲波，也正因如此，数字电路又称脉冲数字电路。常见的脉冲波形包括矩形波、三角波、锯齿波、梯形波、钟形波、尖脉冲波和阶梯形波等，如图所示。常见的脉冲波形4243. 矩形波典型的数字信号是具有一定幅度的矩形波。矩形波主要可用脉冲幅度Um、脉冲重复周期

T和脉冲宽度tw

三个参数进行描述，如图所示。图中，tr表示上升时间，tf

表示下降时间，tw

为脉冲宽度，占空比

。

矩形波脉冲的参数425二、数制与编码数制是进位计数的方法。十进制是生活中习惯使用的计数方法，但数字电路只能“识别”二进制数，计算机程序则一般用十六进制数表示。十进制数和二进制数之间的关系以及相互转换和运算方法，是学习数字电路必备的基础知识。4261. 十进制和二进制（1）十进制十进制数有10个不同的数码，即0、1、2、3、4、5、6、7、8、9，因此它的基数为10。任何一个十进制数都可以用这10个数码按一定规律排列来表示。十进制数的进位规则是“逢十进一”。在一个十进制数中，数码的位置不同，它代表的数值也不同。（2）二进制二进制数只有两个数码，即0和1，因此它的基数为2，二进制数的进位规则是“逢二进一”。一个二进制数也可以按权位展开。4272. 十进制数与二进制数之间的转换（1）二进制数转换成十进制数可以采用乘权相加法进行数制转换，即将二进制数按权展开，然后各项相加，其结果就是对应的十进制数。（2）十进制数转换成二进制数可以采用除2取余倒排法进行数制转换，即将十进制数逐次除以2，并依次记下余数，直至商为0，将每次整除得到的余数进行倒序排列，即最先得到的余数为最低位，最后得到的余数为最高位，这样就得到该十进制数对应的二进制数。4283. 编码用数码、符号、文字来表示特定对象的过程称为编码。对于数字技术的编码，不同的编码方式称为码制。常用的码制包括二进制代码、BCD码等。（1）二进制代码数字系统的信息通常采用多位二进制数表示，称为二进制代码。一个二进制数有1和0两个数码，可以表示两个信息，n

位二进制代码可以表示2n

个不同的信息。如果需要编码的信息有N

项，则应满足N≤2n。429（2）BCD码用二进制数表示十进制数的编码方式称为二-十进制编码，简称BCD码。由于十进制数有十个不同的数码（0~9），所以需要用4位二进制数表示，而4位二进制数可以组成16（24）种不同的组合，根据从16种组合中选出10种组合的方式不同，可以得到多种二-十进制编码方案。如下表中列出了几种常用的BCD码。430

几种常用的BCD码4311）8421BCD码。最常用的BCD码是8421BCD码，它是一种有权码，从高位（左）到低位（右）的权分别为8（23）、4（22）、2（21）、1（20），故称为8421BCD码。2）5421BCD码。5421BCD码也是一种有权码，从高位到低位的权分别为5、4、2、1。432三、基本逻辑门电路数字电路中最基本的单元是门电路。所谓门，就相当于一种开关，它能按照一定的条件控制信号通过或不通过。门电路的输出状态是由输入状态决定的，两者之间具有一定的逻辑关系，因此，门电路又称逻辑门电路。基本的逻辑门电路包括与门、或门和非门。4331. 与门如图所示的与逻辑开关电路是由两个开关串联控制灯亮灭的电路。只有当A、B两个开关都接通时，灯才亮；只要有一个开关断开，灯就不亮。这说明，只有当决定一件事情的几个条件完全具备时，这件事情才能发生，否则不发生。这样的关系称为与逻辑关系，实现这种特定关系的逻辑电路称为与门。

与逻辑开关电路434如图所示为与门逻辑符号。

与门逻辑符号435把开关通断与灯亮灭的关系列在下表中。

开关通断与灯亮灭的关系436如果设开关接通为1、断开为0，灯亮为1、不亮为0，可得下表，这便是与门的真值表，它反映与门输出状态与输入状态之间的逻辑关系。

与门真值表437与门的逻辑功能可概括为“有0出0，全1出1”。与门的逻辑表达式为Y=A·B=AB读作“Y

等于A与B”或“Y等于A乘B”，因此与逻辑也称逻辑乘。数字电路的逻辑关系也常用波形图来描述，在画波形图时可省去坐标轴，但输入波形与输出波形之间的时间必须严格对应。4382. 或门如图所示的或逻辑开关电路是由两个开关并联控制灯亮灭的电路。只要A、B两个开关中有一个接通，灯就亮。

或逻辑开关电路439这说明，当决定一件事情的几个条件中，只要有一个条件具备，这件事情就会发生。这样的关系称为或逻辑关系，实现这种特定关系的逻辑电路称为或门。如图所示为或门逻辑符号。

或门逻辑符号440或门真值表见下表。

或门真值表441或门的逻辑功能可概括为“全0出0，有1出1”。或门的逻辑表达式为Y=A+B读作“Y

等于A

或B”或“Y

等于A

加B”，因此或逻辑也称逻辑加。4423. 非门如图所示为非逻辑开关电路。当开关A断开时，灯就亮；当开关A接通时，灯不亮。这说明，事情的结果与条件总是呈相反状态。这样的关系称为非逻辑关系，实现这种特定关系的逻辑电路称为非门。

非逻辑开关电路443如图所示为非门逻辑符号。非门真值表见下表。

非门逻辑符号非门真值表444四、复合逻辑门电路由与门、或门、非门三种基本逻辑门电路可以组合成复合逻辑门电路。常用复合逻辑门电路见下表。常用复合逻辑门电路445常用复合逻辑门电路446随着电子集成技术的发展，经常将多个基本逻辑门电路或复合逻辑门电路集成在一个电路中，这类电路称为集成门电路。常见的小规模集成门电路包括晶体管-晶体管逻辑（TTL）集成门电路和互补金属氧化物半导体（CMOS）集成门电路。这两种类型的集成门电路主要包括54/74系列和CMOS4000系列。447§6-2组合逻辑电路448学习目标1.了解组合逻辑电路的特点。2.掌握编码器、译码器的功能和应用。3.熟悉数码显示器和显示译码器的应用。4.了解数据选择器、数据分配器的功能和应用。449数字电路可分为组合逻辑电路和时序逻辑电路两大类。组合逻辑电路的特点是电路任一时刻的输出仅取决于该时刻的输入，而与电路原来的状态无关。此前讨论的各种逻辑门电路属于最简单的组合逻辑电路，编码器、译码器、数据选择器和数据分配器是几种最常用的组合逻辑电路。450一、编码器1. 二进制编码器用二进制代码表示某种信号的电路称为二进制编码器。3位二进制编码器有8个输入端，3个输出端，因此也称8-3线编码器，其编码表见下表，输入为高电平有效。3位二进制编码器的编码表451由编码表写出各输出的逻辑表达式为Y2=I4+I5+I6+I7Y1=I2+I3+I6+I7Y0=I1+I3+I5+I7452根据逻辑表达式可以画出或门组成的3位二进制编码器逻辑图，如图所示。在图中，I0

的编码是隐含着的，当I1~I7

均为0时，电路输出的就是I0

的编码。3位二进制编码器逻辑图4532. 二-十进制编码器将十进制数字0~9编成二进制代码的电路称为二-十进制编码器，也称BCD码编码器。8421BCD码编码器的编码表见下表，输入为需要编码的十进制数字，输出为相应的二进制代码Y3Y2Y1Y0。8421BCD码编码器的编码表454由编码表写出各输出的逻辑表达式为455根据逻辑表达式可以画出非门和与非门组成的8421BCD码编码器逻辑图，如图所示。在图中，I0

的编码是隐含着的，当I1~I9

均为0时，电路输出的就是I0

的编码。8421BCD码编码器逻辑图456二、译码器计算器、数字万用表、汽车故障诊断仪等设备在工作过程中，运算操作的对象主要是二进制数和二进制代码，但最终结果都要以十进制数字和文字等显示出来，这就需要通过译码器进行转换。译码是编码的逆过程。1. 二进制译码器二进制译码器是将输入的二进制代码转换成相应信号的电路。假设译码器有n

位输入代码，N

个输出信号，若N=2n，称为完全译码器；若N<2n，则称为部分译码器。457常用的3-8线译码器74LS138是一种典型的二进制译码器，其外形和引脚排列如图所示。译码器74LS138的外形和引脚排列a）外形图b）引脚排列图458其真值表见下表。译码器74LS138的真值表459译码器74LS138的真值表460A2、A1、A0为3位二进制代码输入，

为8个译码输出，低电平有效，即某一输出信号为0时译码成功。E1、、为选通控制（使能）。当E1=1、==0时，允许译码，由输入代码A2、A1、A0的取值组合使

中的某一位输出低电平。当3个选通控制信号中只要有一个不满足时，译码器禁止译码，输出皆为无用信号。4612. 二-十进制译码器将二-十进制代码译成十进制数码0~9的电路称为二-十进制译码器，常用的是8421BCD码译码器。该译码器有4个输入端，10个输出端，因此也称4-10线译码器。8421BCD码译码器74LS42的外形和引脚排列如图所示。8421BCD码译码器74LS42的外形和引脚排列a）外形图b）引脚排列图462其真值表见下表，表中输出0为有效电平，1为无效电平。8421BCD码译码器74LS42的真值表4633. 数码显示器用以显示数字和字符的电子器件称为数码显示器，又称数码管，最常用的是七段LED数码显示器，如图所示。它把要显示的十进制数码分成七段，因此称为七段LED数码显示器，又称LED数码管。七段LED数码显示器a）外形图b）七段显示图形464外形相同的LED数码管，由于其内部七段发光二极管的连接方式不同，可分为共阳极和共阴极两种接法，如图所示。LED数码管的两种接法a）共阳极b）共阴极4654. 显示译码器显示译码器的作用是将输入端的8421BCD码译成数码管的字段信号，以驱动数码管，显示相应的十进制数码。CD4511是高电平输出的七段显示译码器，驱动共阴极接法的LED数码管，其外形和引脚排列如图所示。七段显示译码器CD4511的外形和引脚排列a）外形图b）引脚排列图466其主要引脚功能说明如下。A0~A3——8421BCD码输入端。a、b、c、d、e、f、g——译码输出端，高电平有效，用来驱动共阴极LED数码管。——测试输入端，又称试灯输入端，=0时，译码输出全为1，显示字形8。——消隐输入端，又称灭灯输入端，=0时，译码输出全为0，无显示。LE——锁定端，LE=1时，译码器处于锁定（保持）状态，译码输出保持为LE=0时的数值，LE=0时正常译码。467七段显示译码器CD4511的真值表见下表。七段显示译码器CD4511的真值表468七段显示译码器CD4511的真值表469三、数据选择器数据选择器又称多路调制器或多路选择开关，其功能是在选择输入（又称地址输入）信号的作用下，从多路输入数据中选择其中一路并将其传送至公共输出端，相当于多个输入的单刀多掷开关，如图所示。数据选择器是目前逻辑设计中应用十分广泛的逻辑部件，常用的包括2选1、4选1、8选1、16选1等。数据选择器示意图4704选1数据选择器74LS153的外形和引脚排列如图所示。4选1数据选择器74LS153的外形和引脚排列a）外形图b）引脚排列图471其真值表见下表。4选1数据选择器74LS153的真值表472一个74LS153中有两个4选1数据选择器，A1、A0为公用的地址输入端，1D0~1D3

和2D0~2D3

分别为两个4选1数据选择器的数据输入端，1Y、2Y为两个输出端。1.当使能控制=1时，禁止选择，无输出。2.当使能控制=0时，正常工作，根据地址输入A1、A0的状态，将相应数据D0~D3

传送到输出端。473四、数据分配器数据分配器又称多路解调器或反向多路开关，其功能与数据选择器相反，它是根据地址输入信号将一路输入数据传送到多路设备的某一输出端。其功能相当于多个输出的单刀多掷开关，如图所示。数据分配器示意图474数据分配器实质上可用译码器构成。下面用2-4线译码器74LS139来构成一个双4路数据分配器。74LS139的外形和引脚排列如图所示。2-4线译码器74LS139的外形和引脚排列a）外形图b）引脚排列图475其真值表见下表。2-4线译码器74LS139的真值表476用74LS139构成的双4路数据分配器如图所示，它可以根据地址输入A1、A0的取值组合，

选中中的一路数据输出。用74LS139构成的双4路数据分配器477由上图可知，使能控制

作为数据分配器的输入，逻辑0为有效电平，逻辑1为无效电平。1.当=1时，译码器不工作，所有输出皆为1。2.当=0时，译码器正常工作，根据地址输入A1、A0

的状态，选择E的通道。依次类推，两个地址输入有4种状态，则输入分别接通4个输出，从而完成数据分配功能。478§6-3时序逻辑电路479学习目标1.了解时序逻辑电路的特点。2.掌握基本RS触发器、JK触发器、T触发器和D触发器的逻辑符号和逻辑功能。3.了解计数器的功能，掌握二进制、十进制计数器的组成原理。480一、触发器将具有记忆一位二进制数码功能的逻辑电路统称为触发器，它是构成时序逻辑电路的基本单元。常用触发器按逻辑功能分为基本RS触发器、JK触发器、T触发器和D触发器等，其中，基本RS触发器的结构最为简单，它是构成各种复杂结构触发器的基础。4811. 基本RS触发器（1）电路组成和逻辑符号如下图a所示为基本RS触发器的逻辑电路，它由两个与非门G1、G2交叉连接而成。、是它的两个输入，非号表示低电平有效，Q、是它的两个输出。基本RS触发器的逻辑符号如下图b所示，其中，输入带小圆圈表示低电平触发，输出不带小圆圈表示Q，带小圆圈表示。基本RS触发器a）逻辑电路b）逻辑符号482（2）逻辑功能在正常工作情况下，基本RS触发器的两个输出Q

和

的状态相反，通常规定Q的状态为触发器的状态。Q=1、=0，称为1态；Q=0、=1，称为0态。综上所述，基本RS触发器的真值表见下表。基本RS触发器的真值表4832. JK触发器（1）逻辑符号RS触发器在＝＝0时，会出现不确定的输出状态，即RD、SD

之间存在约束关系。为了克服RS触发器的缺陷，提高触发器的使用性能，在RS触发器的基础上发展了几种不同逻辑功能的触发器。其中，JK触发器是一种功能最全、实用性最强的触发器。484（2）逻辑功能JK触发器的特性表见下表，真值表见下表。JK触发器的特性表485JK触发器的特性表486由真值表可知，若这是一种下降沿触发的JK触发器，当脉冲CP下降沿到来时，则：1）若J=0、K=0，则Qn+1=Qn，触发器保持原状态不变。2）若J=0、K=1，则Qn+1=0，触发器置0。3）若J=1、K=0，则Qn+1=1，触发器置1。4）若J=1、K=1，则Qn+1=

，触发器状态发生翻转，即“取反”。由此可知，JK触发器不仅可以避免输出的不确定状态，而且除了保持、置0、置1功能，还增加了“取反”功能。4873. T触发器将JK触发器的输入J、K

连接在一起，作为输入T，就构成了T触发器，如图所示。当T=0，即

J=K=0时，即使有时钟脉冲，触发器状态也保持不变；当T=1，即J=K=1时，每来一个脉冲CP，触发器的状态就改变一次。T触发器也称受控反转型触发器。用JK触发器构成T触发器4884. D触发器（1）逻辑符号D触发器通常是由JK触发器演变而来的，其逻辑符号如图所示。D触发器的逻辑符号489（2）逻辑功能D触发器有四个控制端，其中，R端和S端称为异步操作端（或直接复位置位端），平时都应处于高电平。D触发器的真值表见下表。在时钟脉冲作用后，触发器状态（Q）与

D

状态相同，即Qn+1=D。D触发器的真值表490二、计数器在数字系统中，用来统计输入脉冲个数的电路称为计数器，它也是数字电路中的基本逻辑部件之一。此外，计数器还可以用来定时、分频或者进行数字运算等。计数器的种类很多，按计数进制不同可分为二进制计数器、十进制计数器和任意进制计数器，按计数增减趋势不同可分为加法计数器、减法计数器和可逆计数器，按脉冲引入方式不同可分为同步计数器和异步计数器。4911. 二进制计数器在时钟脉冲作用下，各触发器的状态翻转按二进制数码规律计数的逻辑电路称为二进制计数器。（1）异步加法计数器每输入一个脉冲，就进行一次加1运算的计数器称为加法计数器，也称递增计数器。492如图所示为4位二进制异步加法计数器，由4个JK触发器构成，它的连接特点是每一个触发器1J、1K端都接1，构成T触发器，再将低位触发器的Q端与高一位的C1端相连。最低位触发器F0直接受输入计数脉冲控制，其他触发器则分别受较低位触发器Q端输出的负跳变信号控制，因此各个应翻转的触发器状态更新有先有后，故称异步计数器，也称串行计数器。4位二进制异步加法计数器493（2）异步减法计数器如图所示为4位二进制异步减法计数器，由4个JK触发器构成，其电路接法与加法计数器的接法相似，不同之处在于加法计数器是将低位触发器的Q端接高位触发器的C1端，而减法计数器则是将低位触发器的

端接高位触发器的C1端。4位二进制异步减法计数器4944位二进制异步减法计数器状态表见下表。4位二进制异步减法计数器状态表4952. 十进制计数器十进制是日常习惯使用的计数方式，因此十进制计数器的应用十分广泛。十进制有0~9共十个数码，最常用的是8421BCD码，其中，前10个状态0000~1001表示0~9十个数码，其余6个状态为无效状态。当计数器计数到第9个脉冲后，若再来一个脉冲，计数器的状态必须由1001变到0000，完成一个循环变化。十进制加法计数器状态图如图所示。十进制加法计数器状态图496§6-4555时基电路497学习目标1.掌握555时基电路的逻辑功能。2.了解由555时基电路构成的多谐振荡器、单稳态触发器的工作原理。498555时基电路又称555定时器，是一种将模拟电路和数字电路巧妙结合在一起的组合集成电路。它具有定时精度高、工作速度快、温度稳定性好等优点，在脉冲波形的产生与变换电路中应用广泛。常用的555时基电路主要包括双极型（TTL型）和单极型（CMOS型）两类，两者的工作原理基本相同。499一、555时基电路概述555时基电路的外形和引脚排列如图所示。555时基电路的外形和引脚排列a）外形图b）引脚排列图500555时基电路共有8个引脚，各引脚功能见下表。555时基电路各引脚功能501二、555时基电路的电路组成和逻辑功能1. 电路组成TTL型555时基电路的内部结构如图所示。TTL型555时基电路的内部结构502由图可知，555时基电路主要由电阻分压器、电压比较器、基本RS触发器、放电管和缓冲器等部分组成。如图所示为TTL型555集成时基电路的逻辑符号。TTL型555集成时基电路的逻辑符号503（1）电阻分压器电阻分压器由3个5kΩ的等值电阻串联而成，“555”因此得名。电阻分压器为电压比较器A1、A2提供基准电压。（2）电压比较器两个电压比较器由集成运算放大器构成。引脚6为高电平触发端，即电压比较器A1的反相输入端。当

时，电压比较器A1

输出低电平UOL，否则输出高电平

UOH。引脚2为低电平触发端，即电压比较器A2的同相输入端。当

时，电压比较器A2输出高电平，否则输出低电平。504（3）基本RS触发器基本RS触发器由两个与非门构成，其状态由两个电压比较器的输出控制，根据基本RS触发器的工作原理，就可以决定触发器的输出状态。引脚4为直接复位端。当=0时，输出电压uo=UOL，即OUT=0。正常工作时，应使

为高电平，可与VCC

相连接。505（4）放电管放电管VT是集电极开路的三极管。当输出电压uo=UOL

即OUT=0时，VT导通；当输出电压uo=UOH

即OUT=1时，VT截止。（5）缓冲器缓冲器由反相器构成，其作用是提高555时基电路的带负载能力和隔离负载对555时基电路的影响。5062. 基本逻辑功能555时基电路逻辑功能见下表，可以实现直接复位、复位、置位、保持四种功能。555时基电路逻辑功能507（1）直接复位功能当=0时，=1，输出电压uo=UOL（低电平），即OUT=0，VT导通，实现直接复位。（2）复位功能当=1、、时，=0，=1,基本RS触发器被置0，Q=0，=1，输出电压uo=UOL（低电平），即OUT=0，VT导通，实现复位。508（3）置位功能当=1、、时，=1，=0，基本RS触发器被置1，Q=1，=0，输出电压uo=UOH（高电平），即OUT=1，VT截止，实现置位。若

、，==0，基本RS触发器Q==1，输出电压uo=UOH（高电平），即OUT=1。509（4）保持功能当=1、、时

，==1，基本RS触发器保持原来状态不变，因此，输出电压uo、OUT、VT也保持原状态不变，实现保持功能。由以上分析可知，555时基电路控制端口的优先控制顺序为直接复位端

、低电平触发端、高电平触发端TH。510三、555多谐振荡器555多谐振荡器是一种常用的脉冲波形发生器，在接通电源后，它不需要外加信号就能产生一定频率和幅度的矩形波。因该矩形波中含有多种谐波成分，故称为多谐振荡器。多谐振荡器是一种无稳态电路，它只有两个暂稳态，电路在通电后就在这两个暂稳态之间来回转换。5111. 电路组成555多谐振荡器电路如下图a所示，R1、R2、C为外接定时元件。两个触发端

和TH连接在一起，取电容C两端电压为触发信号。C1为旁路电容，防止信号干扰。555多谐振