长鑫集电（北京）存储技术有限公司实习生招聘笔试历年难易错考点试卷带答案解析

长鑫集电（北京）存储技术有限公司实习生招聘笔试历年难易错考点试卷带答案解析一、单项选择题下列各题只有一个正确答案，请选出最恰当的选项（共30题）1、DRAM存储数据主要依赖哪种元件？A.晶体管B.电容C.电感D.电阻2、在DRAM存储单元中，数据保持需要定期刷新的根本原因是？

A.晶体管漏电

B.电容电荷泄漏

C.电压波动

D.温度升高3、下列哪种技术主要用于提高NANDFlash的存储密度？

A.SLC

B.MLC

C.TLC

D.QLCA.SLCB.MLCC.TLCD.QLC4、在半导体制造工艺中，光刻工序的核心作用是？

A.沉积薄膜

B.图形转移

C.离子注入

D.金属互联A.沉积薄膜B.图形转移C.离子注入D.金属互联5、DDR4内存相比DDR3，主要的改进不包括？

A.工作电压降低

B.传输速率提高

C.引脚数量减少

D.预取位数增加A.工作电压降低B.传输速率提高C.引脚数量减少D.预取位数增加6、下列哪项不是影响半导体器件可靠性的主要因素？

A.电迁移

B.热载流子注入

C.时间依赖介电击穿

D.光子发射A.电迁移B.热载流子注入C.时间依赖介电击穿D.光子发射7、在CMOS工艺中，形成源漏区掺杂通常采用的方法是？

A.扩散

B.离子注入

C.蒸发

D.溅射A.扩散B.离子注入C.蒸发D.溅射8、关于3DNANDFlash，下列说法正确的是？

A.单元平面排列

B.通过堆叠层数提升容量

C.仅使用SLC技术

D.不需要电荷陷阱层A.单元平面排列B.通过堆叠层数提升容量C.仅使用SLC技术D.不需要电荷陷阱层9、下列哪种测试主要用于检测芯片的功能逻辑是否正确？

A.晶圆测试

B.老化测试

C.功能测试

D.参数测试A.晶圆测试B.老化测试C.功能测试D.参数测试10、在存储控制器中，磨损均衡（WearLeveling）算法主要应用于？

A.DRAM

B.SRAM

C.NANDFlash

D.ROMA.DRAMB.SRAMC.NANDFlashD.ROM11、下列哪项是FinFET晶体管相比传统PlanarMOSFET的主要优势？

A.制造成本更低

B.漏电流控制更好

C.工艺步骤更少

D.设计规则更简单A.制造成本更低B.漏电流控制更好C.工艺步骤更少D.设计规则更简单12、在DRAM存储单元中，用于存储一位二进制信息的核心元件是？

A.一个晶体管B.一个电容C.一个晶体管和一个电容D.两个晶体管13、下列哪种测试模式主要用于检测芯片制造过程中的随机缺陷？

A.CP测试B.FT测试C.WAferSortD.Burn-in14、在半导体工艺中，光刻胶的主要作用是什么？

A.导电B.绝缘C.图形转移的保护层D.散热15、DDR4SDRAM相较于DDR3，主要改进不包括以下哪项？

A.工作电压降低B.传输速率提高C.引脚数量减少D.预取架构加深16、关于NANDFlash与NORFlash的区别，下列说法正确的是？

A.NAND支持片内执行（XIP）B.NOR写入速度比NAND快C.NAND适合大容量数据存储D.NOR成本更低17、在CMOS集成电路制造中，化学机械抛光（CMP）的主要目的是？

A.沉积金属层B.全局平坦化C.掺杂杂质D.生长氧化层18、下列哪项不是静态时序分析（STA）中需要检查的关键路径指标？

A.建立时间（SetupTime）B.保持时间（HoldTime）C.最大时钟频率D.漏电流大小19、在存储器测试算法中，MarchC-算法主要用于检测哪种故障？

A.仅stuck-at故障B.仅transition故障C.耦合故障及多种常见故障D.仅地址解码故障20、关于FinFET晶体管结构，相比传统PlanarMOSFET，其主要优势是？

A.结构简单B.栅极对沟道控制能力更强C.制造成本更低D.漏电流更大21、在DRAM刷新操作中，“自动刷新”（AutoRefresh）命令的特点是？

A.需要外部控制器提供行地址B.由芯片内部计数器生成行地址C.只刷新部分BankD.不需要时钟信号22、在DRAM存储单元中，信息主要存储在哪个元件中？

A.晶体管B.电容C.电阻D.电感23、下列哪种技术主要用于提高DRAM芯片的数据传输带宽？

A.ECC校验B.DDR技术C.RAID技术D.Cache映射24、在半导体制造工艺中，光刻工艺的主要作用是？

A.掺杂杂质B.沉积薄膜C.图形转移D.金属互联25、关于SRAM和DRAM的比较，下列说法正确的是？

A.SRAM速度比DRAM慢B.SRAM需要刷新C.SRAM集成度比DRAM高D.SRAM成本比DRAM高26、在CMOS集成电路设计中，静态功耗主要来源于？

A.充放电电流B.短路电流C.漏电流D.翻转活动27、下列哪项不是影响DRAM刷新周期的主要因素？

A.温度B.电容容量C.漏电流大小D.数据总线宽度28、在VerilogHDL语言中，用于描述组合逻辑电路的最佳赋值方式是？

A.阻塞赋值(=)B.非阻塞赋值(<=)C.连续赋值(assign)D.初始赋值(initial)29、半导体材料硅（Si）属于元素周期表中的哪一族？

A.III族B.IV族C.V族D.VI族30、在数字电路测试中，“stuck-at”故障模型假设引脚？

A.始终处于高阻态B.始终固定为0或1C.信号延迟无限大D.频率响应为零二、多项选择题下列各题有多个正确答案，请选出所有正确选项（共15题）31、在DRAM存储原理中，以下关于电容与刷新机制的描述正确的有？A.DRAM利用电容电荷存储数据B.电容存在漏电现象需定期刷新C.刷新期间无法进行读写操作D.SRAM也需要定期刷新32、关于半导体制造工艺中的光刻环节，下列说法正确的有？A.光刻决定了芯片的最小特征尺寸B.光源波长越短，分辨率越高C.光刻胶仅分为正性一种D.对准精度影响多层布线良率33、在数字电路设计中，关于建立时间（SetupTime）和保持时间（HoldTime）的描述，正确的有？A.建立时间是时钟沿到来前数据需稳定的时间B.保持时间是时钟沿到来后数据需稳定的时间C.违反建立时间可通过降低频率修复D.违反保持时间可通过提高频率修复34、关于长鑫集电主要涉及的DRAM产品类型，下列属于标准DRAM规格的有？A.DDR4B.LPDDR5C.NANDFlashD.HBM35、在CMOS集成电路设计中，关于功耗组成的描述，正确的有？A.动态功耗与开关频率成正比B.静态功耗主要由漏电流引起C.降低电压可同时降低动态和静态功耗D.CMOS电路在理想状态下静态功耗为零36、关于半导体材料特性，下列说法正确的有？A.硅是目前最主流的半导体基材B.砷化镓电子迁移率高于硅C.掺杂可以改变半导体的导电类型D.本征半导体在绝对零度下导电性最强37、在计算机体系结构中，关于Cache缓存机制的描述，正确的有？A.Cache利用局部性原理提升访问速度B.L1Cache通常比L2Cache速度快但容量小C.写回策略比写通策略更节省总线带宽D.Cache命中率高意味着主存速度变快38、关于Yield（良率）在半导体制造中的影响因素，下列描述正确的有？A.晶圆缺陷密度越高，良率越低B.芯片面积越大，良率通常越低C.工艺节点越先进，良率爬升越快D.测试覆盖率影响最终出货良率判定39、在VerilogHDL硬件描述语言中，关于阻塞赋值与非阻塞赋值的说法，正确的有？A.阻塞赋值使用“=”符号B.非阻塞赋值使用“<=”符号C.时序逻辑推荐使用非阻塞赋值D.组合逻辑推荐使用阻塞赋值40、关于操作系统中进程与线程的区别，下列说法正确的有？A.进程是资源分配的基本单位B.线程是CPU调度的基本单位C.同一进程内的线程共享堆内存D.线程切换开销通常大于进程切换41、在DRAM存储单元结构中，以下哪些组件是构成1T1C基本单元的核心部分？

A.一个MOS晶体管

B.一个电容

C.一个电阻

D.一个电感42、关于长鑫集电主要涉及的DRAM制造工艺，下列哪些步骤属于前端制程（FEOL）的关键环节？

A.浅槽隔离（STI）

B.栅极形成

C.金属互连

D.源漏注入43、在半导体洁净室管理中，以下哪些措施能有效控制微粒污染？

A.穿着无尘服

B.使用HEPA过滤器

C.保持正压环境

D.频繁开门通风44、下列哪些因素会影响DRAM芯片的数据保持时间（RetentionTime）？

A.电容漏电

B.温度升高

C.刷新频率

D.晶体管阈值电压45、在集成电路测试中，CP测试（ChipProbing）的主要目的包括哪些？

A.筛选不良晶粒

B.降低封装成本

C.测试最终产品功能

D.识别晶圆级缺陷三、判断题判断下列说法是否正确（共10题）46、在DRAM存储原理中，电容漏电导致数据丢失，因此需要定期刷新。判断该说法是否正确？A.正确B.错误47、NANDFlash存储器支持字节级别的随机读写操作。判断该说法是否正确？A.正确B.错误48、在半导体制造工艺中，光刻步骤决定了芯片的最小特征尺寸。判断该说法是否正确？A.正确B.错误49、DDR4SDRAM相较于DDR3，工作电压更低，从而有助于降低功耗。判断该说法是否正确？A.正确B.错误50、SRAM（静态随机存取存储器）因为需要刷新电路，所以集成度低于DRAM。判断该说法是否正确？A.正确B.错误51、在集成电路测试中，老化测试（Burn-in）主要用于筛选出具有早期失效缺陷的芯片。判断该说法是否正确？A.正确B.错误52、ECC（错误检查和纠正）内存可以检测并纠正所有类型的多位比特错误。判断该说法是否正确？A.正确B.错误53、随着DRAM工艺节点缩小，单元电容容量减小，导致对电容介质材料的要求更高。判断该说法是否正确？A.正确B.错误54、在数字电路设计中，建立时间（SetupTime）违例可以通过降低时钟频率来解决。判断该说法是否正确？A.正确B.错误55、3DNAND技术通过垂直堆叠存储单元层数来提升存储密度，而非单纯依靠缩小平面尺寸。判断该说法是否正确？A.正确B.错误

参考答案及解析1.【参考答案】B【解析】DRAM（动态随机存取存储器）利用电容存储电荷来表示二进制数据“1”或“0”。由于电容存在漏电现象，电荷会逐渐流失，因此需要定期刷新以维持数据，这也是其被称为“动态”的原因。相比之下，SRAM使用触发器（由晶体管构成）存储数据，无需刷新但集成度较低。电感和电阻不用于直接存储二进制状态。长鑫集电主营DRAM产品，理解其基本存储原理是基础考点。2.【参考答案】B【解析】DRAM利用电容存储电荷来表示0和1。由于电容存在漏电流，电荷会随时间逐渐流失，导致数据丢失。因此，必须每隔一定时间对电容进行充电（刷新），以维持数据完整性。这是DRAM与SRAM（静态随机存取存储器）的主要区别，后者利用触发器存储数据，无需刷新。故选B。3.【参考答案】D【解析】SLC、MLC、TLC、QLC分别代表每个单元存储1、2、3、4位数据。随着每位存储比特数增加，相同物理面积下的存储容量显著提升。QLC（Quad-LevelCell）每个单元存4位，密度最高，但写入速度和寿命相对较低。题目问“主要提高密度”，QLC是当前主流高密度方案。故选D。4.【参考答案】B【解析】光刻是将掩模版上的电路图形通过曝光转移到涂有光刻胶的晶圆表面的过程，是实现微细图形加工的关键步骤。沉积用于成膜，离子注入用于掺杂，金属互联用于布线。只有光刻负责精确的图形定义与转移。故选B。5.【参考答案】C【解析】DDR4工作电压降至1.2V，速率显著提升，预取架构优化。但DDR4桌面端引脚数为288pin，多于DDR3的240pin，并非减少。引脚变化是为了支持更多功能如片上ECC等。故C项描述错误。故选C。6.【参考答案】D【解析】电迁移、热载流子注入（HCI）、时间依赖介电击穿（TDDB）均为导致芯片失效的经典物理机制。光子发射通常是某些器件（如LED）的工作原理或检测手段，而非导致常规逻辑/存储器件可靠性下降的主要失效机理。故选D。7.【参考答案】B【解析】现代超大规模集成电路中，离子注入因其剂量精确可控、低温处理及方向性好等优势，完全取代了传统高温扩散工艺，成为源漏区掺杂的标准方法。蒸发和溅射主要用于金属薄膜沉积。故选B。8.【参考答案】B【解析】3DNAND的核心特征是将存储单元垂直堆叠，通过增加层数（如64层、128层等）在不缩小线宽的情况下大幅提升存储密度。它广泛使用TLC/QLC，且常采用电荷陷阱（ChargeTrap）结构而非传统浮栅。故选B。9.【参考答案】C【解析】功能测试（FunctionTest）旨在验证芯片是否按照设计规范执行预期的逻辑操作。晶圆测试侧重早期筛选，老化测试评估寿命可靠性，参数测试关注电气特性指标。唯有功能测试直接对应逻辑正确性。故选C。10.【参考答案】C【解析】NANDFlash具有有限的擦写次数（P/Ecycles）。磨损均衡算法通过将写入操作均匀分布到所有存储块，避免个别块过早失效，从而延长SSD使用寿命。DRAM、SRAM无此限制，ROM不可写。故选C。11.【参考答案】B【解析】FinFET采用三维鳍式结构，栅极从三面包裹沟道，增强了对沟道电流的控制能力，显著降低了短沟道效应和亚阈值漏电流，适合先进制程。但其制造复杂、成本高、设计难度大。故选B。12.【参考答案】C【解析】DRAM（动态随机存取存储器）的基本存储单元由一个MOS晶体管和一个电容组成。电容用于存储电荷以表示数据“1”或“0”，晶体管作为开关控制电容的充放电及读写操作。由于电容存在漏电现象，电荷会随时间流失，因此需要定期刷新（Refresh）以维持数据，这也是其被称为“动态”的原因。SRAM则通常由6个晶体管组成触发器结构，无需刷新但集成度较低。故选C。13.【参考答案】A【解析】CP（CircuitProbing）测试，又称晶圆测试或WaferSort，是在晶圆制造完成后、封装前进行的测试。其主要目的是筛选出因制造工艺导致的随机缺陷（如短路、开路等），标记坏品（Ink/Dot），避免对不良裸片进行后续昂贵的封装工序，从而降低成本。FT（FinalTest）是封装后的成品测试；Burn-in（老化测试）主要用于筛选早期失效产品。故选A。14.【参考答案】C【解析】光刻胶（Photoresist）是一种对光敏感的材料，涂覆在硅片表面。在光刻工艺中，通过曝光和显影，将掩模版上的图形转移到光刻胶上。随后在刻蚀或离子注入过程中，光刻胶作为保护层，防止下方材料被去除或掺杂，从而实现图形的精确转移。它不具备导电、主要绝缘或散热的功能。故选C。15.【参考答案】C【解析】DDR4相比DDR3，工作电压从1.5V/1.35V降至1.2V，降低了功耗；传输速率显著提升；预取位数保持8n但采用了BankGroup架构提高效率。然而，DDR4的引脚数量并非减少，而是重新定义，台式机DIMM引脚数从240pin变为288pin，笔记本SO-DIMM从204pin变为260pin。因此“引脚数量减少”描述错误。故选C。16.【参考答案】C【解析】NORFlash具有随机访问能力，支持片内执行（XIP），常用于存储代码；但其写入和擦除速度慢，成本高，容量较小。NANDFlash采用串行访问，不支持XIP，但写入和擦除速度快，单位比特成本低，适合大容量数据存储（如SSD、手机存储）。因此，NAND适合大容量存储是正确的。故选C。17.【参考答案】B【解析】随着集成电路特征尺寸缩小，多层布线导致表面起伏不平，影响后续光刻聚焦和薄膜沉积质量。CMP（ChemicalMechanicalPolishing）结合化学腐蚀和机械研磨，去除高处材料，实现晶圆表面的全局平坦化（GlobalPlanarization），确保后续工艺的精度。沉积、掺杂和氧化分别由PVD/CVD、离子注入/扩散、热氧化等工艺完成。故选B。18.【参考答案】D【解析】静态时序分析（STA）主要用于验证数字电路在时序上的正确性，核心检查指标包括建立时间（SetupTime，决定最大时钟频率）和保持时间（HoldTime，防止数据竞争）。漏电流大小属于功耗分析范畴，虽然与时序间接相关（如电压降影响延迟），但不是STA直接检查的时序违例指标。故选D。19.【参考答案】C【解析】March测试是一类基于特定操作序列的存储器测试算法。MarchC-是经典的March算法之一，其操作序列包括写0、读0、写1、读1等步骤的组合。它能够有效检测stuck-at故障（stuck-at-0/1）、transition故障（跳变故障）以及部分耦合故障（CouplingFaults）和地址解码故障，具有较高的故障覆盖率。故选C。20.【参考答案】B【解析】FinFET（鳍式场效应晶体管）将沟道做成垂直的鳍状结构，栅极从三面（或四面）包裹沟道。这种三维结构显著增强了栅极对沟道静电的控制能力，有效抑制了短沟道效应，降低了亚阈值漏电流，允许在更低的电压下工作并提升性能。虽然其制造复杂度高于PlanarMOSFET，但这是先进制程的主流选择。故选B。21.【参考答案】B【解析】DRAM需要定期刷新以补充电容电荷。自动刷新（AutoRefresh，简称AR或CBR）命令发出后，DRAM芯片内部的刷新计数器会自动生成需要刷新的行地址，并按顺序对所有Bank中的行进行刷新。这减轻了外部内存控制器的负担，无需控制器提供具体的行地址。自刷新（SelfRefresh）则是在低功耗模式下由内部振荡器驱动。故选B。22.【参考答案】B【解析】DRAM（动态随机存取存储器）的基本存储单元由一个晶体管和一个电容组成。其中，电容用于存储电荷，代表二进制数据“1”或“0”；晶体管作为开关，控制对电容的读写访问。由于电容存在漏电流，电荷会逐渐流失，因此需要定期刷新以维持数据，这也是“动态”一词的由来。晶体管仅起开关作用，不直接存储信息。电阻和电感不是DRAM存储单元的核心储能元件。故正确答案为B。23.【参考答案】B【解析】DDR（DoubleDataRate，双倍数据速率）技术通过在时钟信号的上升沿和下降沿都进行数据传输，使数据传输速率翻倍，从而显著提高带宽。ECC（错误检查和纠正）主要用于提高数据可靠性，而非直接提升带宽。RAID是磁盘阵列技术，用于硬盘存储系统。Cache映射涉及CPU缓存与主存之间的数据管理策略。长鑫集电作为存储芯片制造商，其核心产品DRAM的性能提升很大程度上依赖于DDR技术的迭代（如DDR4、DDR5）。故正确答案为B。24.【参考答案】C【解析】光刻是半导体制造中最关键且最复杂的步骤之一，其核心作用是将掩模版上的电路图形精确地转移到涂有光刻胶的硅片表面，即“图形转移”。后续通过刻蚀工艺将图形进一步转移到下层材料中。掺杂杂质通常通过离子注入或扩散实现；沉积薄膜通过CVD或PVD完成；金属互联则是通过沉积和刻蚀金属层形成导线。光刻决定了芯片的最小特征尺寸和集成度。故正确答案为C。25.【参考答案】D【解析】SRAM（静态随机存取存储器）利用触发器存储数据，只要供电数据就不会丢失，无需刷新，速度快，但每个单元需要6个晶体管，结构复杂，导致集成度低、成本高，常用作CPU缓存。DRAM利用电容存储，需定期刷新，速度慢于SRAM，但单元结构简单（1T1C），集成度高、成本低，用作主存。因此，A、B、C描述均错误，SRAM确实比DRAM成本高。故正确答案为D。26.【参考答案】C【解析】CMOS电路的动态功耗主要由负载电容充放电（选项A）和瞬间短路电流（选项B）产生，这与信号翻转活动（选项D）密切相关。而静态功耗是指电路在稳定状态（无信号翻转）下消耗的功率，主要来源于亚阈值漏电流、栅极漏电流等。随着工艺节点缩小，漏电流问题日益严重，成为静态功耗的主要来源。长鑫集电在先进制程研发中需重点优化漏电问题。故正确答案为C。27.【参考答案】D【解析】DRAM需要刷新是因为存储电荷的电容会通过漏电流逐渐放电。漏电流大小受温度影响极大，温度越高，漏电流越大，刷新频率需越高（选项A、C相关）。电容容量越大，存储电荷越多，保持时间相对越长（选项B相关）。数据总线宽度决定了一次性传输数据的位数，影响带宽，但与电荷保持时间及刷新机制无直接物理联系。故正确答案为D。28.【参考答案】C【解析】在Verilog中，连续赋值语句`assign`专门用于描述组合逻辑，它实时反映输入变化对输出的影响，综合工具能很好地将其映射为组合逻辑门电路。阻塞赋值`=`和非阻塞赋值`<=`通常用在`always`块中，前者常用于组合逻辑建模但易产生竞争冒险，后者专用于时序逻辑（触发器）。`initial`块仅用于仿真初始化，不可综合。对于纯粹的组合逻辑，`assign`最为直观且标准。故正确答案为C。29.【参考答案】B【解析】硅（Si）原子序数为14，最外层有4个价电子，位于元素周期表的第IV族（主族）。正因为有4个价电子，硅晶体中每个原子与周围4个原子形成共价键，结构稳定。通过掺杂III族元素（如硼）可形成P型半导体，掺杂V族元素（如磷）可形成N型半导体，这是制造PN结和晶体管的基础。长鑫集电的产品基于硅基半导体工艺。故正确答案为B。30.【参考答案】B【解析】“Stuck-at”（stuck-at-0或stuck-at-1）是最经典的数字电路故障模型。它假设电路中的某个节点由于制造缺陷（如短路或断路）而永久性地固定在逻辑0或逻辑1电平，不再随输入信号变化。这种模型简单有效，能覆盖大部分制造缺陷，是自动测试向量生成（ATPG）的基础。高阻态、延迟和频率响应属于其他类型的故障或性能参数。故正确答案为B。31.【参考答案】ABC【解析】DRAM（动态随机存取存储器）核心单元由晶体管和一个电容组成，利用电容是否充电来代表1或0。由于电容存在漏电流，电荷会随时间流失，因此必须定期刷新以维持数据，故A、B正确。在传统DRAM架构中，刷新操作通常占用总线或内部资源，导致刷新期间暂停其他读写访问，C正确。SRAM（静态随机存取存储器）基于触发器结构，只要供电即可保持数据，无需刷新，D错误。理解这一区别是掌握存储器基础的关键。32.【参考答案】ABD【解析】光刻是半导体制造中将电路图形转移到硅片上的关键步骤，直接决定芯片的特征尺寸（节点），A正确。根据瑞利判据，分辨率与光源波长成正比，波长越短，可刻蚀的线条越细，B正确。光刻胶分为正性和负性两种，正性胶曝光部分溶解，负性胶未曝光部分溶解，C错误。现代芯片包含数十层金属布线，层间对准精度直接影响电气连接和良率，D正确。掌握光刻原理有助于理解制程演进方向。33.【参考答案】ABC【解析】建立时间是指数据信号在时钟有效沿到来之前必须保持稳定的最小时间，A正确。保持时间是指数据信号在时钟有效沿之后必须保持稳定的最小时间，B正确。若违反建立时间，说明数据传播太慢，可以通过降低时钟频率（增加周期）来给予更多传播时间，从而修复，C正确。若违反保持时间，说明数据变化太快，串扰了下一个周期，提高频率会使问题更严重，通常需插入缓冲器延迟数据，D错误。时序收敛是后端设计的核心难点。34.【参考答案】ABD【解析】长鑫集电专注于DRAM研发与制造。DDR4是主流台式机和服务器的内存标准，A正确。LPDDR5（低功耗双倍数据速率）广泛用于移动设备，属于DRAM范畴，B正确。HBM（高带宽存储器）通过3D堆叠技术将多个DRAM芯片集成，用于高性能计算，也属于DRAM衍生产品，D正确。NANDFlash是闪存技术，用于SSD等存储设备，属于非易失性存储器，不属于DRAM，C错误。区分不同存储器类型有助于理解公司产品线布局。35.【参考答案】ABC【解析】CMOS电路功耗主要分为动态功耗和静态功耗。动态功耗源于电容充放电，公式为P=αCV²f，与频率f成正比，A正确。静态功耗源于晶体管亚阈值漏电流等，B正确。由公式可知，降低电压V能显著降低动态功耗（平方关系），同时也能减小漏电流从而降低静态功耗，C正确。虽然理想CMOS在稳态下无直流通路，但实际工艺中存在各种漏电机制，静态功耗不为零，尤其在先进制程下显著，D错误。低功耗设计是芯片竞争力的关键。36.【参考答案】ABC【解析】硅因资源丰富、氧化物稳定等优势，成为集成电路最主要基材，A正确。砷化镓（GaAs）具有更高的电子迁移率和饱和速度，适用于高频高速场景，B正确。通过掺入五价（N型）或三价（P型）杂质，可精确控制半导体的导电性能和类型，C正确。本征半导体在绝对零度下，价带电子无法跃迁至导带，几乎不导电；温度升高，载流子增多，导电性增强，D错误。理解材料特性是器件物理的基础。37.【参考答案】ABC【解析】Cache设计基于时间局部性和空间局部性原理，将常用数据存储在高速存储器中，A正确。缓存层级中，L1离CPU最近，速度最快但容量最小，L2次之，B正确。写回（Write-Back）策略仅在块被替换时写回主存，减少了写操作次数，相比写通（Write-Through）每次均写主存，更节省带宽，C正确。Cache命中率高低反映的是缓存效率，并不改变主存本身的物理速度，D错误。优化缓存命中率是提升系统性能的重要手段。38.【参考答案】ABD【解析】良率指合格芯片占总生产芯片的比例。根据墨菲定律模型，缺陷密度越高，芯片包含缺陷概率越大，良率越低，A正确。芯片面积越大，暴露在潜在缺陷下的区域越大，受损概率增加，良率降低，B正确。先进制程工艺复杂，初期良率通常较低且爬升缓慢，需要长时间调试，C错误。测试覆盖率决定了能否准确筛选出坏品，直接影响对最终出货良率的评估准确性，D正确。良率管理是晶圆厂盈利能力的核心指标。39.【参考答案】ABCD【解析】Verilog中，阻塞赋值（BlockingAssignment）使用“=”，语句按顺序执行，前一句执行完才执行下一句，适合描述组合逻辑，A、D正确。非阻塞赋值（Non-blockingAssignment）使用“<=”，所有赋值在块结束时同时更新，适合描述时序逻辑中的寄存器行为，避免竞争冒险，B、C正确。混用两者可能导致仿真与综合结果不一致，因此遵循“时序用非阻塞，组合用阻塞”的设计规范至关重要，这是数字前端设计的基本准则。40.【参考答案】ABC【解析】在现代操作系统中，进程拥有独立的地址空间，是资源分配的基本单位，A正确。线程依附于进程存在，是CPU调度和执行的基本单位，B正确。同一进程下的多个线程共享进程的代码段、数据段（堆）等资源，但拥有独立的栈空间，C正确。由于线程共享大部分上下文信息，切换时无需更换页表等重型资源，因此线程切换开销通常远小于进程切换，D错误。理解并发模型对于开发高效嵌入式软件非常重要。41.【参考答案】AB【解析】DRAM（动态随机存取存储器）的基本存储单元由一个晶体管（Transistor）和一个电容（Capacitor）组成，即1T1C结构。晶体管作为开关控制数据的读写，电容用于存储电荷以表示二进制数据“0”或“1”。电阻和电感不是DRAM基本单元的核心组件。理解这一基础结构对于掌握DRAM工作原理至关重要。42.【参考答案】ABD【解析】前端制程（FEOL）主要涉及晶体管本身的制造，包括浅槽隔离（STI）、栅极氧化与多晶硅栅形成、源漏极注入等。金属互连属于后端制程（BEOL），用于连接各个晶体管形成电路。掌握前后端制程的区别有助于理解芯片制造流程及良率控制重点。43.【参考答案】ABC【解析】洁净室通过HEPA高效过滤器去除空气中微粒，保持室内正压防止外部污染物进入，并要求人员穿着无尘服以减少人体产生的微粒。频繁开门会破坏气流平衡并引入外界污染物，是严格禁止的行为。这些措施共同保障了芯片制造的高良率环境。44.【参考答案】AB【解析】数据保持时间主要取决于存储电容的漏电情况。温度升高会加剧漏电流，缩短保持时间。刷新频率是系统为补偿漏电而设定的操作参数，并非物理影响因素；晶体管阈值电压主要影响开关特性，对电容保持电荷能力无直接决定作用。45.【参考答案】ABD【解析】CP测试在晶圆阶段进行，旨在筛选出不良晶粒，避免将坏片送入封装环节，从而降低封装成本。同时，它能帮助识别晶圆制造过程中的缺陷分布。最终产品功能测试通常在封装后的FT（FinalTest）阶段进行，不属于CP测试的主要目的。46.【参考答案】A【解析】DRAM（动态随机存取存储器）利用电容存储电荷来表示0和1。由于电容存在漏电流，电荷会随时间逐渐流失，导致数据丢失。因此，DRAM必须每隔一定时间（如64ms）由内存控制器进行刷新操作，即读取并重写数据，以维持信息完整。这是DRAM与SRAM（静态随机存取存储器，无需刷新）的核心区别之一。理解这一特性对于掌握存储器功耗管理及刷新机制至关重要。47.【参考答案】B【解析】NANDFlash的架构决定了其I/O操作特性。它通常以“页”（Page，如4KB或8KB）为单位进行读取和写入，以“块”（Block，包含多个页）为单位进行擦除。NANDFlash不支持像SRAM或DRAM那样的字节级随机寻址和直接修改。若要修改部分数据，通常需将整个页读出到缓冲区，修改后再写回。因此，称其支持字节级随机读写是错误的，这是其与NorFlash或RAM的主要区别。48.【参考答案】A【解析】光刻是半导体制造中最关键且成本最高的步骤之一，其作用是将掩模版上的电路图形转移到硅片表面的光刻胶上。光刻机的分辨率直接限制了晶体管栅极长度、线宽等关键几何参数，即所谓的“最小特征尺寸”或工艺节点（如