半导体工艺基础知识

半导体工艺基础知识

目录

1.晶体管的原理与分类......................................2

1.1PN结与二极管.........................................3

1.2场效应管（FE?）.......................................4

1.3晶体管的分类.........................................6

2.硅材料的加工............................................8

2.1硅单晶生长..........................................10

2.2日日（^1]帘1]10

2.3硅掺杂..............................................12

3.薄膜制备技术..........................................13

3.1物理气相沉积........................................15

3.2化学气相沉积........................................16

3.3原子层沉积.......................................17

3.4溅射镀膜.............................................19

3.5蒸发镀膜............................................20

4..............................................21

4.1光刻原理.............................................23

4.2光刻掩模.............................................24

4.3曝光与显影..........................................25

4.4光刻材料.............................................27

5.绝缘体形成与掺杂......................................27

5.1介质绝缘材料........................................29

5.2氧化膜形成技术......................................30

6.金属lization工艺......................................32

6.1金属材料............................................33

6.2金属蒸镀和沉积......................................34

6.3金属互连与..........................................35

7.半导体晶圆测试与封装...................................37

7.1晶圆测试............................................38

7.2封装工艺............................................40

7.3封装材料............................................42

1.晶体管的原理与分类

晶体管是半导体器件中最为基础的组成部分之一，它的工作原理

基于量子力学中的量子隧穿效应和半导体的能带理论。晶体管可以控

制电流的流动，从而实现放大和开关的功能，是现代电子设备中不可

或缺的元件。

晶体管根据其结构和功能可分为两大类：双极型晶体管（BJT）

和场效应晶体管（FET）。

双极型晶体管（BJT）是早期的晶体管类型，它包括两种主要形

式：NPN型和PNP型晶体管。在这两种类型中，NPN型是更为常用的

一种，它具有一个发射区、一个基区和一个集电区。当在发射区和集

电区之间施加电压时，基区中的电流（基极电流IB）控制着发射区

与集电区之间的电流（集电极电流IC）,这主要是因为电流在半导

体中的传递是通过载流子的流动来实现的。

场效应晶体管（FET）工作的基本原理是基于控制区中的电子分

布来调节电流流动，它分为三大类：结型场效应晶体管（JFET）、绝

缘棚场效应晶体管（TGFET）,以及金属氧化物半导体场效应晶体管

（MOSFET）oMOSFET是现代数字电路中最常用的类型,它包括一个

源极、一个栅极和一个漏极。通过栅极上的电压控制沟道区中的电子

数目，从而实现对漏极和源极之间电流的控制。

晶体管的应用极其广泛，它们在电路中的作用包括放大、开关、

频率调制、振荡器、接收器、发射器以及许多其他更复杂的功能、选

择不同的晶体管类型以适应不同的应用需求是半导体工艺一项重要

的考虑因素。在设计和生产半导体器件时，晶体管的性能参数如阈值

电压、饱和电流、结电容、晶体管尺寸、隔离技术以及制造过程控制

的精确性都是至关重要的。

1.1PN结与二极管

PN结是半导体器件的核心元件，它是由两种类型的半导体材料

（P型和N型）在同一平面上通过扩散或掺杂等方式形成的连接,P

型半导体材料中，空穴是主流载流子；而N型半导体材料中，电子是

主流载流子。当这两种材料紧密接触时，它们之间会形成一个浓度梯

度，即P区中的自由空穴扩散到N区，N区中的自由电子扩散到P区。

在这个过程中，P区的空穴与N区的弓子在接触面上重新组合，

形成了新的边界，称为PN结。边界两边形成了空间电场，这种空间

电场的存在使自由载流子受到排斥，阻止大部分载流子的扩散，从而

在PN结中形成了内置电场。在一对PN结中，P区的顶部称为P+区，

N区的顶部称为N+区，这种结构也称为P+N结构。

二极管是一种利用PN结特性的电子元件，它只允许电流在指定

的方向上流动，即所谓的单向导电性。当PN结两端施加正向电压时

（P区正，N区负），内置电场与外加电场方向相反，会使载流子的

扩散受到减弱，从而增加通过PN结的电流。当PN结两端施加反向电

压时（P区负，N区正），内置电场与外加电场方向相同，会增强载

流子的扩散，导致弓流显著减小，直到几乎为零。这种现象称为反向

饱和击穿，二极管在超过预定值的反向电压时，会被击穿损坏。

在应用方面，二极管被广泛用于整流、检波、稳压、开关、信号

调制等多种电子电路中。一个典型的应用例子是电源整流电路，二极

管配合整流滤波电路，能够将交流电源转换为直流电源。二极管的反

向击穿特性也被用于电压比较器、电源抑制网等电子部件中。随着半

导体工艺的发展，二极管的设计和应用也在不断进化，以满足现代电

子技术的高速、高频、低功耗需求。

1.2场效应管(FET)

场效应管(FET)是一种通过改变控制电栅极电压来控制电流流动

的半导体器件。与晶体管不同，FET不依靠电流来控制电流，而是通

过电场效应来实现控制。

FET的工作原理基于材料的电场效应。当施加电压到控制电栅极

口寸，会产生电场，影响接通源极和漏极之间的导体通道的宽度和电阻。

n型场效应管(nFET)：源极导电源电流，当漏极和栅极电压足够

大时，漏电流会限制。

P型场效应管(pFET)：源极导电源电流，当漏极和栅极电压足够

大时，漏电流会限制。

高输入阻抗：FET的栅极电流非常小，因此输入阻抗很高，这

意味着输入端几乎不会消耗电流。

低功耗：由于没有使用电流来控制电流流动的特性，FET的功耗

相对较低。

高速开关特性：FET可以快速打开和关闭，使其适用于高速应

用。

FET的类型、特性和应用非常广泛，在现代电子设备中占据着重

要的地位。举个例子：

集成电路（TC）：FET是构成集成电路的基本单元，用于逻辑运

算、放大、存储等功能。

内存芯片：FET被广泛应用于DRAM和NAND闪存芯片中，用

于存储数据。

1.3晶体管的分类

双极型晶体管是由三种半导体材料组成的，通常包括发射区、基

区和集电区。电流从发射极引入，最后从集电极流出，因此得名双极

型。BJT分为两种主要类型：NPN和PNP。

NPNBJT：发射区多为半导体材料中掺杂有较多多数载流子（电

子），基区为轻掺杂的半导体，而集电区多为掺杂有少数载流子（空

穴）的半导体。在NPNBJT中，电子从发射区流向基区，再由基区流

向集电区。

PNPBJT：发射区为轻掺杂半导体，基区掺杂有较多空穴，集电

区掺杂有较多多数载流子（电子）。在PNPBJT中，空穴从发射区流

向基区，再由基区流向集电区。

双极型晶体管常用于放大电路、开关模式电路以及模拟信号处理

等领域，因其可以tolerate高功率和高电压的环境。

M0S晶体管是一种使用绝缘栅极控制电流的场效应晶体管（FET）。

它由源极（Source）、栅极（Gate）＞以及漏极（Drain）三区构成。

M0S晶体管的特性由栅极电压控制，栅极可以与源极或漏极绝缘c

NMOS（N型金属氧半导体）：栅极与源极之间的氧化物层薄，当

栅极加正电压时，电子能够从源极流向漏极。

PMOS（P型金属氧半导体）：栅极与源极之间同样存在绝缘氧化

物层，当栅极加负电压时，空穴能够从源极流向漏极。

MOS晶体管因其低功耗、易于与其他逻辑门集成并且尺寸小，广

泛应用于数字电路、模拟电路、嵌入式系统以及各类集成电路中。

隧道二极管利用量子力学的隧道效应来控制电流的流动，它具有

负电阻区，即电流随电压增加而减少的区域，这为电路设计提供了独

特的非线性特性。

隧道二极管的基本结构包括阴极（阴极区）、阳极（阳极区）和

势垒层（PN结或由绝缘材料形成的薄层）。在一定的电压范围内，

电子能够在势垒层中隧道通过，从而产生电流。

隧道二极管主要用于高频振荡器、检波器、限幅器等需要非线性

特性的应用场合，尽管其应用范围相对较窄，但在特定的技术领域内

功效显著。

随着半导体工艺技术的进步，这些晶体管也在不断地发展进化，

向着高频高速、低功耗、高集成度、高可靠性和宽工作温度范围等方

面不断推进。深入了解晶体管的分类，有助于我们更好地设计、优化

和应用这些核心电子元件，推动电子技术的前沿发展。

2.硅材料的加工

半导体技术作为电子工业的核心领域，基于半导体材料所制成的

电子器件在集成电路、通讯技术等领域具有广泛的应用。硅（Si）作

为最常用的半导体材料，其加工过程是整个半导体工艺的基础。本章

节将详细介绍硅材料的加工过程及其关键步骤。

硅是元素周期表中的一种化学元素，具有良好的物理和化学性质。

纯硅具有半导体特性，其导电性介于导体和绝缘体之间。在半导体制

造工艺中，通常采用高纯度的多晶硅或单晶硅作为原料。

原料准备：首先选择高纯度的硅原料，通常是块状多晶硅或单晶

硅。这些原料需要经过破碎、研磨等预处理工序，以便后续加工。

熔炼与提纯：通过高温熔炼进一步提纯硅原料，去除其中的杂质。

通常采用化学气相沉积（CVD）或物理气相沉积（PVD）等方法，得到

高纯度的硅单晶。

切割与抛光：提纯后的硅单晶需要切割成硅片，再进行精细抛光，

以得到平滑的表面。这个过程对于后续加工至关重要，因为它直接影

响到器件的性能和可靠性。

薄膜沉积：在硅片上沉积薄膜是半导体工艺的关键步骤之一。这

通常通过化学气相沉积（CVD）或物理气相沉积（PVD）技术实现，形

成各种功能薄膜如绝缘层、导电层等。

刻蚀与掺杂：刻蚀是在硅片上制造精细图案的过程，形成电路图

案和特征结构。掺杂则是在硅片上添加微量杂质原子，以改变其电学

性质。这个过程是通过离子注入、扩散等方法实现的。

热处理与化学处理：热处理用于激活掺杂原子并修复加工过程中

产生的缺陷。化学处理包括清洗和表面处理，以确保硅片表面的洁净

度和活性。

在硅材料加工过程中，需要严格控制温度、压力、气氛、时间等

关键工艺参数，以确保硅片的质量和性能。任何微小的偏差都可能影

响最终器件的性能和可靠性。

加工过程中会产生一些有害气体和废弃物，必须遵守环保法规，

采取适当的安全措施和废物处理措施。工作人员也需要接受相关的安

全培训，确保生产安全。

硅材料的加工是半导体制造的基础，掌握这一关键技术对于提高

半导体器件的性能和可靠性至关重要。随着技术的不断进步和市场的

快速发展，对硅材料加工技术的要求也越来越高，需要不断创新和改

进以满足市场需求。

2.1硅单晶生长

硅单晶生长是半导体工业的基础，它直接决定了芯片的性能和制

造成本。硅单晶的生长过程复杂且精细，需要精确控制各种条件，如

温度、压力和掺杂剂等。

在硅单晶生长的初期，熔融的硅被放入一个高温炉中，并缓慢冷

却。在这个过程中，硅原子会按照一定的规律排列，形成单晶结构。

通过控制炉内的温度分布和冷却速度，可以实现对硅单晶生长速率和

质量的精确控制。

随着硅单晶的生长，需要逐渐掺入杂质元素，以调整其导电类型

和电阻率。常见的掺杂剂有磷、碎和硼等，它们会以原子或离子的形

式进入硅晶体中。

在硅单晶生长的后期，还需要进行一系列的加工处理，如切片、

研磨和抛光等°这些处理步骤旨在将硅单晶切割成所需的尺寸和形状,

并确保其表面光滑、均匀。

硅单晶生长是一个复杂而关键的过程，它对半导体器件的性能和

制造成本有着深远的影响。随着科技的不断发展，硅单晶生长技术也

在不断进步，为半导体产业的持续发展提供了有力支持。

2.2晶圆制备

硅片切割是指将大尺寸的硅片切割成适合于光刻、蚀刻等工艺的

小尺寸硅片的过程。硅片切割主要采用机械切割和化学腐蚀切割两种

方法，机械切割主要有金刚石刀片切割、电火花线切割(EDM)和激光

切割等；化学腐蚀切割则主要采用酸液浸泡法进行。

硅片清洗是指将切割后的硅片表面的杂质、尘埃、油脂等污物去

除的过程。硅片清洗主要采用水基清洗剂和有机溶剂进行，清洗过程

需要控制好温度、时间和清洗剂浓度等因素，以保证硅片表面的洁净

度。

光刻是指在已清洗过的硅片表面涂覆一层感光胶，然后通过紫外

线曝光，使感光胶固化形成光刻胶膜的过程。光刻的目的是在硅片上

形成所需的图形或线路布局，光刻技术的发展对半导体工艺的进步起

到了关键作用。

蚀刻是指在已固化的光刻胶膜上使用化学物质进行化学反应，去

除不需要的部分，形成所需图形或线路的过程.蚀刻技术的发展对半

导体器件的性能和集成度的提高起到了关键作用。

沉积是指在晶圆表面通过化学气相淀积(CVD)、物理气相淀积

(PVD)或化学湿法淀积等方法在硅片表面沉积金属或其他材料的过程。

沉积技术的发展对半导体器件的结构和性能的优化起到了关键作用。

薄膜生长是指在晶圆表面通过物理气相淀积(PVD)、化学气相淀

积(CVD)或热蒸发等方法在硅片表面生长金属或其他薄膜的过程。薄

膜生长技术的发展对半导体器件的性能和集成度的提高起到了关键

作用。

晶圆制备是半导体工艺中的关键环节，其质量直接影响到后续工

艺的稳定性和产品性能。随着半导体工艺技术的不断发展，晶圆制备

技术也在不断创新和完善。

2.3硅掺杂

在半导体工艺基础知识中，硅掺杂是理解晶体管工作原理和优化

半导体器件性能的关键部分。在这一节中，我们将探讨硅掺杂的基本

概念、目的以及掺杂的不同类型。

形成n型和p型半导体:通过在硅中掺入原子数少于硅的杂质（n

型掺杂剂），会引入额外的电子。掺入原子数超过硅的杂质（P型掺

杂剂），会使硅晶体中形成空穴。n型半导体带负电，p型半导体带

正电。这些导电类型对于构建逻辑电路中的门和存储器至关重要。

调整电荷载流子浓度和迁移率：通过改变掺杂的水平，可以有效

地控制半导体中的电子或空穴密度，从而调整器件的导电特性和性能。

更高的掺杂浓度意味着可以获得更低的器件阈值电压（在晶体管中），

这通常与更高的电流密度和更优的开关速度相关。

形成掺杂区：在集成电路设计中，硅掺杂被用于制造接触、扩散、

多掺杂等结构，从而构建晶体管、电阻器和电容器的基础。n型司p

型掺杂区域可以用来制造晶体管的源、漏区域，以及形成基区的接触。

微量掺杂：在这个水平上，掺杂原子与硅原子结合形成极小的缺

陷区，不会激发额外的载流子，但会改变材料的电导类型。

中度掺杂：在比条件下，掺杂原子的混合物与硅一起形成晶体，

提供一定数量的自由电子或空穴，产生显著的电导。

大量掺杂：大量掺杂会导致原本的晶体结构部分失去，形成复杂

的混晶结构，这种情况下掺杂原子在晶体中自由移动。

硅掺杂技术的发展是当前半导体工艺革新的一个关键领域，随着

摩尔定律的推动，对掺杂精度和控制的不断要求推动了掺杂技术的发

展，包括离子注入、热扩散、气相扩散和激光掺杂等多种掺杂工艺。

这些工艺的进步不仅提高了晶体管和其他半导体器件的性能，也推动

了集成电路技术的快速发展。

3.薄膜制备技术

半导体器件的制造需要在基板表面沉积各种不同材料的薄膜，薄

膜制备技术是半导体工艺中最核心的环节之一，其品质直接影响着器

件性能。常见的薄膜制备技术包括：

PVD方法通过物理作用将材料蒸发或喷射到基板表面，形成薄膜。

代表技术包括：

溅射:运用高能量粒子轰击靶材料，使其溅射成原子或分子，沉

积在基板上。

CVD方法将气体前驱体在基板表面发生化学反应，生成薄膜。代

表技术包括：

低压化学气相沉积(LPCVD)：在低压下进行反应，适合制备致密

的薄膜。

金属有机化学气相沉积(MOCVD)：使用含金属有机化合物的气体

作为前驱体，适合制备高质量的化合物薄膜。

等离子体增强型化学气相沉积(PECVD)：使用等离子体辅助反应,

可以降低反应温度，适用于低温制备薄膜并实现官能团改性。

溅射增强化学气相沉积(SputteringEnhancedCVD,SECVD)：集

成了溅射和CVD技术的优点。

原子层沉积(AtomicLayerDeposition,ALD)：通过自组装自限

性反应，实现原子层级的薄膜沉积U

磁控溅射(MagnetronSputtering)：利用磁场增强溅射速率，提

高薄膜沉积效率。

选择合适的薄膜制备技术需要根据材料的性质、薄膜所需的厚度

和结构、生产规模等因素综合考虑。

3.1物理气相沉积

物理气相沉积(PVD)是半导体制造中一个重要的工艺环节，它

基于物理过程而非化学反应来在基底材料•(如硅片)上沉积薄膜。PVD

工艺下的薄膜制备常用于提高器件性能、增加表面附着力或实现特定

功能。

在此过程中，目标材料如金属或化合物被加热到其熔点以上，使

其从固态转变为气态。

气态目标材料原子或分子通过真空中的扩散过程，沉积到正在被

加热的低温基底上，形成薄膜。

通过施加磁场或采用其他方式增加离子的动能，这些离子被加速

并轰击到基底表面。

高能离子不仅可以将材料携带到基底，还可以通过动能的转移提

升薄膜与基底的附着力。

利用等离子体中的高能粒子和气体相互作用，从靶材表面驱逐靶

材材料粒子U

溅射工艺用于沉积多种材料，如氮化硅（SiN）、二氧化钛（TiO）

等硬质和绝缘膜层。

尽管CVD更偏向于利用气态反应物在基底上发生化学反应沉积

薄膜，但通常也将其视为PVD的一部分，因为其涉及气体状态的物料。

CVD与PVD的区别在于，CVD中的最终化学反应会形成不同形态

和化学性质的新材料，而PVD更注重物理阶段原子的转移。

PVD工艺需要在无氧和洁净的条件下进行，以避免空气中的污染

物（如水分和氧）破坏薄膜质量或导致反应失效。

温度控制：精确的温度控制对维持合适的材料气化和扩散、基底

与薄膜的晶格匹配、消除应力和形成完整的高性能薄膜至关重要。

物理气相沉积为半导体器件和集成电路制造提供了至关重要的

技术支持。PVD技术能够精确控制薄膜的性质、厚度和结晶取向，通

过不断地技术革新和工艺优化，可满足不同应用领域对薄膜性能的严

苛要求。

3.2化学气相沉积

基本原理：化学气相沉积涉及气态反应物质在半导体基片表面上

的化学反应，生成固态薄膜。这一过程通常涉及热激活或等离子体激

活的反应，反应气体被引入到一个高温的反应器中，在那里它们发生

化学反应并沉积在基片的表面上。

种类：根据不同的激活方式和反应条件，化学气相沉积可分为热

化学气相沉积（CVD）等离子体增强化学气相沉积（PECVD）、金属有

机化合物化学气相沉积（MOCVD）等。每种方法都有其特定的应用范

围和优势。

工艺步骤：化学气相沉积过程包括准备基片、选择反应气体、控

制反应条件（如温度、压力、气体流量等）、反应气体在基片表面的

化学反应以及生成的薄膜的后续处理。

材料应用：化学气相沉积可用于沉积多种材料，如硅、二氧化硅、

氮化硅等。这些薄膜材料在半导体器件中扮演着重要的角色，如绝缘

层、导电通道等。

优势与局限性：化学气相沉积的优点包括能够制备大面积均匀薄

膜、材料纯度高、工艺可控等。该技术也存在局限性，如需要高温环

境、可能需要昂贵的设备和复杂的工艺控制等。

发展趋势：随着半导体工艺的不断发展，化学气相沉积技术也在

不断进步。新一代的CVD技术正在向低温、高效、大面积的方向发展,

以满足更先进的半导体制造工艺的需求。

3.3原子层沉积

原子层沉积(AtomicLayerDeposition,简称ALD)是一种用

于在材料表面制造薄膜的精密工艺技术。它通过将气相化学物质以脉

冲方式交替供给到反应室内，并通过化学反应在基板表面上逐层沉积

原子层级的薄膜。ALD技术具有出色的薄膜均匀性和控制性，能够实

现多种复杂和高度均匀的薄膜结构。

ALD过程主要包括四个关键步骤：前驱体引入、吸附、反应和移

除。将含有所需化学成分的前驱体气体引入反应室；接着，前驱体分

子在基板表面发生吸附；然后，通过化学反应在吸附的分子上添加新

的原子或分子，形成一层薄薄的薄膜；通过热处理或化学方法将未反

应的前驱体及其副产物从基板上移除。

出色的薄膜均匀性：ALD技术能够在基板表面的每一个点上均匀

地沉积薄膜，确保薄膜厚度的精确控制。

优异的薄膜质量：通过精细控制前驱体的流量、反应条件等参数,

可以制备出具有高纯度、良好附着力和优异电学性能的薄膜。

出色的侧壁覆盖率：ALD技术能够实现基板表面各个角落的薄膜

沉积，减少缺陷的产生。

广泛的应用领域：由于ALD技术的独特优势，它已被广泛应用于

微电子、光电子、能源存储、生物医学等领域，用于制造半导体器件、

纳米结构、功能涂层等。

在半导体工艺中，ALD技术常用于制各金属氧化物薄膜，如氧化

铜锡(ITO)、氧化锌(ZnO)等，这些薄膜在平板显示器、触摸屏、

光伏电池等领域具有广泛应用。ALD技术还可用于制备氮化钱(GaN)

等宽带隙半导体材料，以及用于制备具有特殊功能的薄膜，如抗反射

膜、防反射膜、催化剂等。

3.4溅射镀膜

溅射镀膜是一种半导体工艺，通过在真空环境下将金属或其他材

料原子或分子轰击到衬底表面，形成一层薄膜。这种方法广泛应用于

半导体器件的制造和改善性能，溅射镀膜的主要优点是可以在很薄的

层厚度上实现精确的控制，同时可以制备具有特定成分和结构的薄膜。

准备：首先需要准备好衬底、靶材和气体等所需材料。衬底通常

是硅片或其他半导体材料，靶材是待沉积的金属或化合物材料，气体

通常采用氢气、氤气等惰性气体。

清洗：在进行溅射之前，需要对衬底和靶材进行清洗，以去除表

面的杂质和残留物。这一步骤对于保证沉积质量至关重要。

溅射：将靶材放置在衬底上，然后通过高能离子束(如电子束、

离子束或等离子体)对靶材进行轰击，使靶材中的原子或分子脱离并

撞击衬底表面。当这些原子或分子撞击到衬底表面时，它们会释放出

能量并沉积在衬底上形成薄膜。

热处理：溅射完成后，需要对沉积的薄膜进行热处理，以改善其

性能。热处理过程通常包括加热、冷却和重复等步骤，以调整薄膜的

结构和成分。

检测与分析：最后需要对沉积的薄膜进行检测和分析，以确保其

质量符合要求。常用的检测方法包括光学显微镜观察、扫描电镜分析、

X射线光电子能谱(XPS)和透射电子显微镜(1EM)等。

溅射镀膜是一种重要的半导体工艺，它可以用于制备各种功能性

的薄膜，从而提高半导体器件的性能。随着科学技术的发展，溅射镀

膜技术也在不断改进和完善，为半导体产业的发展做出了重要贡献。

3.5蒸发镀膜

蒸发镀膜是一种在半导体制造过程中用于生成薄膜材料的工艺。

它通过热能将物质加热至熔点以上，使其蒸发成气态，并通过控制蒸

发的物质和沉积的面积形成薄膜。蒸发镀膜的主要目的是为半导体器

件提供保护层、绝缘层、导电层、介质层等不同的功能层。

在蒸发镀膜过程中，通常使用一个可以控制温度的真空设备（如

真空蒸发炉），其中包含蒸发源（通常是加热到高温的靶材）和待镀

表面（通常是半导体晶圆）。靶材中的材料在高温下熔化并蒸发，蒸

气分子在真空中向沉积表面移动并沉积下来，形成一个均匀且可控厚

度的薄膜。常用的蒸发镀膜材料包括金属（用于形成导电路径）、绝

缘材料（如氮化硅）和半导体材料（如硅、铭）。

蒸发镀膜的优点包括膜层均匀性好、工艺简便、易于沉积纯度高

的材料。由于是在真空中进行，因此可以控制污染物的引入，保证薄

膜的质量。蒸发镀膜可以通过改变靶材的组成来生成不同的薄膜，以

满足不同的器件需求。

蒸发镀膜也有其局限性，蒸发镀膜在制备多层复合膜时可能存在

缺陷，如接口的不连续性、杂质沉积等；其次，蒸发镀膜对靶材的材

料纯度和化学成分要求较高，成本和材料种类限制了一些低成本工艺

的应用。

在半导体制造中，蒸发镀膜通常与其他沉积技术（如化学气相沉

积、物理气相沉积）结合使用，以获得具有不同特性的复合膜结构。

随着技术的发展，蒸发镀膜的设备和技术也在不断改进和完善，以适

应现代半导体工业的需求。

4.光刻技术

光刻技术是半导体制造中至关重要的步骤，用于将设计图案转移

到硅晶片表面，是构成集成电路的关键工序。

光刻胶:将光刻胶涂布在硅晶片表面，光刻胶是一种对光具有敏

感性的材料，经由光照会发生化学变化，改变其特性。

曝光:将掩模片置于光刻胶上，通过紫外光照射，光通过掩模上

的特定区域照射到光刻胶上。照射区域的光刻胶会发生化学变（例如,

光致固化），而未照射区域的光刻胶保持原始状态。

显影:将硅晶片浸泡在显影剂中，显影剂会溶解未曝光的光刻胶,

露出被曝光的光刻胶区域，从而形成所需的图案。

光掩膜光刻:利用传统的光罩和紫外灯进行曝光,并进行显影处

理形成图案。

激光光刻:利用激光束聚焦形成微米级的图案，具有更高的分辨

率和更灵活的图案设计能力。

电子束光刻:利用电子束进行曝光，具备更精细的图案化精度,

但成本较高。

随着集成电路尺寸不断缩小，光刻技术的精度和分辨率要求也越

来越高。

穿透能力：紫外光难以穿透更薄的硅晶片，限制了分辨率的进一

步提升。

展望:新的光刻技术，例如极紫外光刻，正在不断发展，以应对

日益挑战的集成电路制造需求。

4.1光刻原理

首先,通常使用的raylasers(雷射)具备窄波带宽，能够提

供高分辨率和高对比度，而深层紫外线(DeepUltraViolet,DUV)

雷射光源则广泛应用于先进的集成电路制造中。

光刻胶的材料选择同样至关重要，它可以分为正性和负性两大类。

正性光刻胶在受雷射照射后曝光区域会溶解，而负性光刻胶则在曝光

区域会变得更难溶解。根据工艺要求选择适当类型的光刻胶是实现精

细光刻图案的前提。

光掩膜的制作则是光刻工艺中的关键环节，光掩膜是透明板，其

表面刻制有硅片的电路设计图案。高精度的光掩膜能够保证电路图案

的准确复刻到硅片上，制造高质量的光掩膜需要对刻蚀设备的精确控

制和掩膜图案设计的细致考虑。

投影曝光是光刻技术的核心步骤，在曝光步骤中，硅片被固定在

真空或惰性气体气氛中，通过精密的对准系统保证硅片与光掩膜的精

准对齐。雷射光通过光刻胶层投影到硅片表面，并在硅片上形成与光

掩膜相同的电路图案影像。

显影处理是确定电路图案图形的关键工序，显影过程中，未曝光

的光刻胶将被溶解，曝光区域的光刻胶则保持原状。通过选择适当的

显影条件，可以精确控制图案的轮廓和尺寸。显影后的图案经过固化

和刻蚀工艺，最终将电路图形定型于硅片上。

光刻原理是一个复杂但至关重要的过程，其精细度和精确度直接

影响到半导体器件的性能和可靠性。现代技术不断地提升光刻分辨率

和工艺质量，推动了电子技术持续创新和集成电路尺寸的不断缩小。

4.2光刻掩模

也称为光罩或mask,是一种具有预设图案的薄片，通常使用石

英或其他透光性良好的材料•制成。掩模上的图案与半导体器件的电路

结构相对应，通过曝光过程将图案转移到硅片上。

光刻掩模的制作涉及多个步骤，包括设计、制版、检验等。设计

者使用电子设计自动化（EDA）工具完成电路图案设计。通过激光或

电子束等技术将设计好的图案转移到掩模基材上，检验阶段则确保掩

模的质量和精度满足要求。

根据使用场景和工艺需求，光刻掩模可分为多种类型，如二元掩

模、相移掩模、偏振掩模等。不同类型的掩模具有不同的特点和用途,

以适应不同的工艺要求。

在光刻工艺中，掩模扮演着将电路图案从设计转移到实际硅片上

的重要角色。通过曝光和显影过程，掩模上的图案被复制到硅片表面

的光致抗蚀剂层上。这一过程对半导体器件的性能和集成度具有决定

性影响。

随着半导体工艺的不断进步，对光刻掩模的要求也越来越高。提

高掩模的精度、分辨率和可靠性是当前的挑战之一。随着集成电路设

计的复杂度不断增加，掩模制造的难度也在加大。随着半导体工艺的

发展，光刻掩模技术将面临更多创新和突破。

光刻掩模是半导体制造工艺中的核心组件之一，其质量和精度直

接影响到半导体器件的性能和集成度。随着技术的不断发展，对光刻

掩模的要求也在不断提高。掌握光刻掩模的基础知识对于理解半导体

制造工艺至关重要。

4.3曝光与显影

在半导体制造工艺中，曝光与显影是两个至关重要的步骤，它们

直接影响到芯片上图形信息的准确性和精度。

曝光是指光刻胶涂覆在硅片表面后，通过光源（如紫外光、准分

子激光等）的照射，使光刻胶的变性。这一过程实现了光刻胶对硅片

表面的图形转移，即将设计好的电路图形准确地投影到硅片上。曝光

过程中，光源的能量需精确控制，以确保光刻胶的均匀变性和图形的

精确转移。

根据光源的波长和光刻胶的特性，曝光可以分为紫外光曝光、准

分子激光曝光等多种类型。不同类型的曝光方式具有不同的分辨率和

适用范围，需要根据具体的工艺要求和硅片材料进行选择。

显影是将曝光后的光刻胶进行溶解，以去除未固化的光刻胶，保

留固化的图形。显影液通常为碱式或酸式显影液，其成分和浓度根据

光刻胶的特性和硅片的材质进行调整。显影过程中，显影液的温度、

搅拌速度等因素也会影响显影效果。

显影的目的是将曝光后固化的图形准确地转移到硅片上，为后续

的刻蚀、离子注入等工艺步骤提供准确的图形模板。显影的准确性和

精度对于整个半导体制造工艺至关重要。

为了提高显影的质量，半导体制造商通常采用先进的显影设备和

工艺技术，如自动显影机、高压喷射显影等。对显影过程中的各种参

数进行严格控制和优化，以确保硅片表面的图形质量和生产效率。

曝光与显影是半导体制造工艺中的关键环节，它们共同决定了芯

片上图形信息的准确性和精度。

4.4光刻材料

光刻胶是一种特殊的感光性树脂，具有良好的附着力、抗划伤性

和抗化学腐蚀性。在曝光过程中，光刻胶会吸收光线并固化，形成一

个与掩膜图案相同的图形结构。在蚀刻过程中，未固化的部分会被去

除，从而实现对电路图案的精确复制。

为了获得高质量的光刻图案，需要将光刻胶均匀地涂布在硅片表

面。涂布过程通常包括以下儿个步骤：首先，将光刻胶与溶剂混合，

形成糊状物质；然后，通过喷涂或刮刀等方式将糊状物质均匀地涂布

在硅片表面；通过烘干或其他方式使光刻胶固化。

在选择光刻胶时，需要考虑多种因素，如曝光条件、抗蚀剂兼容

性、附着力、分辨率等。常用的光刻胶有环氧树脂、酚醛树脂和丙烯

酸酯等°不同的光刻胶具有不同的特点和适用范围，因此在实际应用

中需要根据具体需求进行选择。

5.绝缘体形成与掺杂

在半导体工艺中，绝缘体的形成与掺杂是至关重要的步骤，它们

与材料的选择和结构设计紧密相关。绝缘体通常用于隔离半导体材料,

避免电流泄露，以及作为器件中的器件结构的一部分。在超大规模集

成电路（ULST）技术发展中，绝缘体也常用作阻挡层，以隔离多层半

导体材料的层间相互影响。

绝缘体的形成是通过热处理或化学气相沉积等方式将绝缘材料

沉积在半导体基片上而实现的。常用的绝缘材料包括SiOSi3NSiON.

SiC等。SiO2是最常见的绝缘材料之一，它可以通过热氧化方法在硅

表面的热氧化形成，所形成的SiO2膜通常称作“氧化层”。有机绝

缘剂如环氧树脂、硅树脂等也可以通过蒸发或涂层方式在半导体表面

上形成绝缘层。

掺杂是半导体制造中的一步，通过掺入适量的杂质原子(杂质元

素)到基本半导体晶格中，以改变原来半导体材料的导电性质。在形

成绝缘体时，可能不需要掺杂，但在集成电路制造中，特别是为了制

造晶体管、场效应晶体管(FET)等器件时，掺杂是一个基本的工艺步

骤。掺杂的目的通常是为了增加材料的导电性，或者改变材料的带隙

能量，最终目的是为了达到不同的电学特性，以满足不同的芯片功能

需求。

常见的掺杂剂包括磷(P)、硼(B)、碑(As)等，它们可以用来增加

半导体中空穴的浓度，从而形成n型半导体。与之相对的，常用的p

型掺杂剂包括硼(B)、睇(Sb)、锢(In)等，它们增加了导电电子的浓

度。n型和p型半导体会组合使用，以构建场效应晶体管或二极管等

器件。

绝缘体形成与掺杂的工艺控制非常关键，一个微小的缺陷或杂质

聚集都可能导致集成电路的失效。工艺的精确控制，包括温度、时间、

掺杂剂浓度等参数的精确控制，以及材料的严格选择，都是制造高性

能半导体器件的基础。

5.1介质绝缘材料

介质绝缘材料是半导体工艺中极其重要的材料，它们具有高电阻

率，能够阻止电流流动，从而隔离不同的半导体区域或器件结构。

高电阻率:绝缘材料的电阻率远大于导体，能够effectively阻

挡电流的通过。

高介电常数:某些绝缘材料能有效地存储电荷，导致介电常数较

高，可用于制作电容和电参数调节器件。

机械强度:绝缘材料需具备一定的机械强度，能够抵抗外部机械

应力，例如加工、封装和热循环等。

热稳定性:绝缘材料应具有良好的热稳定性，能够承受高温加工

和正常工作温度下的变化。

透明性:某些应用程序需要透明的绝缘材料，例如玻璃用于光电

器件的封装。

硅氧体（SiO:是最常见的绝缘材料之一，具有良好的介电性能、

化学稳定性和热稳定性。广泛用于集成电路中作为绝缘层和氧化层，

隔离晶体管和连接器件。

氮化硅（Si3N:介电常数高，热导率低于SiO2,具有良好的应力

特性，常用于高性能器件和微电子封装。

二氧化氮（A120:具有高介电常数、高热稳定性和化学稳定性，广

泛应用于场效应晶体管门氧化层和隔离层。

多层绝缘材料:多层绝缘材料由多个不同的绝缘材料组成，通过

组合不同的特性实现特定功能，例如提高介电常数或降低漏电流。

有机余色缘材料:某些有机绝缘材料如聚imide,具有良好的机械

强度和电化学性能，常用于平面板显示器和电子包装。

选择合适的介质绝缘材料是半导体器件设计的关键，选择标准包

括电性能、热稳定性、机械强度、化学稳定性以及成本等因素。

为了更加完整地呈现半导体工艺基础知识文档，建议您结合其他

相关内容，例如：

器件应用:介绍不同类型的介质绝缘材料在半导体器件中的具体

应用例子。

5.2氧化膜形成技术

PECVD是一种广泛应用于半导体设备中的技术，通过等离子体激

发反应物气体来沉积薄膜。在氧化膜形成中，PECVD技术可以用来制

造高密度、高均匀性的二氧化硅（SiO和氮化硅（Si3N等非晶层。

热生长是将半导体材料暴露于气态反应物中，经由热过程促进反

应形成的氧化膜。热生长的二氧化硅膜具有较低的缺陷密度和非常平

坦的表面，这在后继工艺中极为重要。

湿化学处理利用各种化学试剂来蚀刻半导体表面或在其上形成

薄膜。此技术对于制备特定氧化层和控制膜的厚度尤为关键。

ALD技术注重一个原子层一层地交替沉积金属有机举剂和氧气

分子，以此实现完美的分子层级控制。该方法制备的氧化膜具有超薄

的均匀度和极高的化学稳定性。

MBE是一种高真空下使用的薄膜制作技术，其中分子束的成分、

化学计量和生长速率被精确控制。该技术不仅用于金属膜层的生长，

也用于复杂氧化物薄膜的精致合成。

这些技术在氧化膜形成过程中表现出各自的优劣和适用范围，根

据工艺要求选择合适的方法对于保证氧化膜质量至关重要。在半导体

工艺中，选择正确的氧化物材料和恰当的氧化技术会对最终产品的性

能产生决定性影响，因此这一环节的设计与实施必须高度精准和严谨

控制。

6.金属lization工艺

半导体工艺基础知识---第六章金属化工艺(Metallization

Process)

金属化工艺是半导体制造工艺中的一个重要环节，用于在硅片上

构建导电的金属互连结构。这些互连结构对于实现电路的功能至关重

要，能够实现信号传输、电源分配以及器件间的连接。随着集成电路

设计的不断进步，金属化工艺已成为微纳电子制造领域中的核心技术

之一。

金属层设计通常包括多个层次，每一层都是由不同的金属材料构

成，并通过一系列工艺步骤沉积在硅片上。这些金属层之间的连接通

过垂直互连结构（如通孔或沟槽）实现。常见的金属材料包括铜（Cu）、

铝（Al）等，这些材料具有良好的导电性且易于加工。

薄膜沉积：在硅片表面沉积一层薄金属膜，为后续工艺提供基础。

常用的沉积方法包括物理气相沉积（PVD）、化学气相沉积（CVD）等。

光刻与刻蚀：通过光刻技术将金属层图案化，然后使用刻蚀技术

将图案转移到沉积的金属膜上，形成所需的电路结构°光刻技术包括

掩膜版制作、曝光和显影等步骤；刻蚀技术则包括干刻蚀和湿刻蚀等。

金属线加工：在金属层上形成沟槽或通孔，以便不同金属层之间

的连接。加工过程可能包括化学机械抛光（CMP）等步骤，以确保金

属表面的平整度。

电镀与化学处理：在某些工艺中，可能需要通过电镀的方式在硅

片上沉积金属，并进行后续的化学处理以提高金属层的性能。电镀过

程中会形成均匀的金属薄膜，为后续工艺提供良好的基础。化学处理

则包括抗氧化、防腐蚀等处理步骤，以提高金属层的稳定性和可靠性。

6.1金属材料

在半导体工艺中，金属材料扮演着至关重要的角色。它们不仅是

制造半导体器件的基础材料，还在器件性能的优化、可靠性的提升以

及制造过程的精确控制等方面发挥着关键作用。

半导体行业中常用的金属材料主要包括硅（Si）、错（Ge）、铝

（A1）、铜（Cu）、鸨（W）、锲（Ni）、粕（Pt）等。硅是最常用

的半导体材料，尤其是用于制造集成电路（IOo倍则因其优异的带

隙和热稳定性，常用于制造某些特定的半导体器件。

铝和铜是常见的导体，广泛用于金属互连和导线。鸨由于其高熔

点、良好的导电性和耐腐蚀性，常被用作半导体器件的电极和散热片。

锲和伯则因其优异的耐腐蚀性和催化性能，在某些特定工艺中得到应

用。

在选择金属材料时，需要考虑其导电性、热稳定性、机械强度、

耐腐蚀性以及与半导体工艺的兼容性等因素。在高温环境下工作的半

导体器件需要选用具有良好热稳定性的金属材料。

金属材料还需要经过一系列的处理工艺，如清洗、刻蚀、沉积、

氧化和退火等，以确保其表面质量和电学性能满足要求。这些处理工

艺对于最终形成的半导体器件的性能和可靠性至关重要。

金属材料在半导体工艺中有广泛的应用，在晶体管的制造中，硅

晶圆上的纯净硅层就是一种金属材料。在金属互连中，铜或铝等金属

材料用于构建电路的连接通道。金属材料还用于制造半导体器件的封

装材料，以确保其在使用过程中的稳定性和可靠性。

金属材料在半导体工艺中起着不可或缺的作用，了解并掌握金属

材料的性质和应用，对于优化半导体工艺和提高器件性能具有重要意

义。

6.2金属蒸镀和沉积

金属蒸镀是一种通过加热金属材料，使其原子或分子脱离原位，

然后在基底表面形成一层金属薄膜的方法。这种方法的主要特点是：

薄膜厚度可控，且可以实现多层膜的制备。金属蒸镀的主要步骤如下:

预处理：首先对基底进行清洗、去毛刺等处理，以保证薄膜的形

成质量。

蒸发：将金属材料加热至高温（通常在儿千摄氏度），使其原子或

分子脱离原位，形成金属蒸汽。

凝固：将金属蒸汽引导至基底表面，与基底表面发生反应，形成

金属薄膜。

沉积是一种通过物理或化学作用，使金属材料在基底表面沉积形

成薄膜的方法。这种方法的主要特点是：薄膜结构简单，但厚度较难

控制。沉积的主要步骤如下：

沉积：将金属材料溶解在溶液中，然后通过物理或化学作用，使

其沉积在基底表面形成薄膜。常见的沉积方法有电沉积、化学气相沉

积(CVD)、溅射沉积等。

为了获得高质量的金属薄膜，半导体工艺中的金属蒸镀和沉积需

要严格控制工艺参数，如温度、时间、气氛等。还需要选择合适的金

属材料和基底材料，以满足特定的性能要求。

6.3金属互连与

在半导体工艺中，金属互连是一个极其重要的环节，它负责将晶

体管和其他组件连接在一起，形成电路。金属互连通常使用铝、铜或

合金材料制造，因为这些材料具有良好的导电性能和机械稳定性。金

属互连技术的发展对于提高晶体管的速度和减少电路的功耗至关重

要。

金属互连层通常位于半导体结构的上层，包括镜像孔、欧姆接触

和金属连线。金属连线将不同组件连接起来，而欧姆接触确保与半导

体层有良好的电气接触。为了确保足够的电平，金属互连通常会有多

个层次，形成多层互连结构。这种结构的目的是通过垂直和水平的互

连层来优化信号传输速度和电路设计。

在制造金属互连时，需要使用成熟的电子束光刻、离子注入或湿

法刻蚀等工艺技术。金属互连的质量也直接影响整个集成电路的性能

和可靠性，金属互连的几何精度、表面质量和互连材料的性质都是设

计过程中的关键参数。

随着技术的进步，铜互连逐渐取代了铝互连，因为铜的导电性能

远优于铝，能够提供更低的电阻和更好的信号传输性能。铜与硅的结

合性质较差，因此在使用铜互连时需要开发特别的环节和新技术，以

保证其可靠性和加工性。

随着集成电路的尺寸缩小，层间互连变得越来越复杂，如何在高

密度中形成均匀的互连布局，如何在薄晶片上保持良好的线宽控制，

以及如何在金属互连层中形成大规模的垂直互连都是当前半导体工

艺中面临的技术挑战。

金属互连是半导体工艺中不可或缺的一部分，其质量和设计直接

影响着集成电路的性能和可靠性。随着工艺技术的不断进步，金属互

连技术也将继续发展，以满足更高性能和更高集成度的需求。

7.半导体晶圆测试与封装

半导体晶圆测试与封装是整个半导体制造流程中的最后阶段，其

目的是将晶圆上的多个芯片分离并进行测减，并将合格的芯片封装成

可供使用的小型器件。这个过程非常重要，它决定了芯片的可靠性和

最终产品的性能。

晶圆测试通常在晶圆上制造了多个芯片完成之后进行，使用精密

测试仪器，对每个芯片的电气特性进行严格的测试，包括漏电流、击

穿电压、开关速度、频率响应等。

参数测试:测量芯片的静态和动态电学特性，例如响度值、电流、

电压等。

寿命测试:评估芯片的可靠性，通过长时间运转测试芯片的耐用

性和稳定性。

可以区分出良品和不良品，并将不良芯片从晶圆上剔除，提高器

件的整体品质。

良品芯片通过切割机将晶圆切分成多个独立的芯片，并用分割芯

片的工具将芯片分割开。切割过程需要极其精密的控制，确保芯片之

间的边界干净利落，避免损伤芯片U

芯片封装的主要目的是保护芯片受到外界环境的影响，并提供必

要的接口连接。常用的封装类型包括：

双引脚封装(DIP):包含两个引脚的简单封装，适合温度要求不高

的小型芯片。

贴片封装(SOP):芯片焊在一块印刷电路板上，占地面积小，适用

于高密度电路板。

许多因素需要谨慎考虑，例如封装材料的选择、尺寸和引脚排列

等，以满足最终产品的需求。

封装后的芯片需要进行最后一轮测试，以确保封装过程没有损坏

芯片，并满足最终产品的功能要求。

半导体晶圆测试与封装是保证芯片质量和性能的关键环节，它通

过精确的测试和可靠的封装，将芯片从硅晶圆上分离出来，形成最终

可