(完整版)数字电子技术基础试题模拟题及答案

(完整版)数字电子技术基础试题模拟题及答案(2)一、单项选择题（本大题共10小题，每小题3分，共30分。在每小题给出的四个选项中，只有一个是符合题目要求的）1.十进制数(25.8125A.11001.1101B.11001.1011C.10011.1101D.10011.10112.在下列逻辑运算中，不属于逻辑代数基本定律的是（）。A.交换律B.结合律C.分配律D.互补律3.已知某逻辑函数Y=AB―+A―A.0B.1C.高阻态D.不确定4.TTL与非门的输入端在多余不用时，为了保证电路逻辑工作的可靠性，通常采取的处理方法是（）。A.接低电平B.接高电平C.悬空D.接地5.在组合逻辑电路中，由于信号通过门电路存在传输延迟时间，或者输入信号到达门电路输入端的时间不同，从而可能在输出端产生短暂的错误输出，这种现象称为（）。A.竞争冒险B.振荡C.饱和失真D.截止失真6.优先编码器74LS148有8个输入信号端，3个输出信号端，当输入端有效时，输出的二进制代码应为（）。A.000B.111C.110D.0117.若JK触发器的现态=0，要求次态=A.JB.JC.JD.J8.一个容量为1024×A.10根地址线，8根数据线B.8根地址线，10根数据线C.1024根地址线，8根数据线D.8根地址线，1024根数据线9.若一个四位右移移位寄存器的初始状态为0000，现串行输入序列1101从左至右依次送入，经过4个时钟脉冲后，寄存器的输出状态为（）。A.1011B.1101C.1010D.011010.将正弦波信号转换为同频率的矩形脉冲信号，最简单直接的方法是使用（）。A.多谐振荡器B.单稳态触发器C.施密特触发器D.移位寄存器二、填空题（本大题共10小题，每小题2分，共20分。请将答案填在题中的横线上）11.数字电路中，晶体三极管通常工作在__________区和__________区，起到开关的作用。12.逻辑函数Y=AB13.8421BCD码是一种用四位二进制数表示一位十进制数的编码方式，其中十进制数9的8421BCD码是__________。14.在数字逻辑电路中，三态门的输出状态除了高电平和低电平外，还有第三种状态，称为__________态。15.译码是编码的逆过程。将二进制代码翻译成对应的高低电平信号的逻辑电路称为__________。16.对于D触发器，若其特性方程为=D，则当输入D17.时序逻辑电路按照时钟脉冲的加入方式不同，可以分为__________时序逻辑电路和__________时序逻辑电路两大类。18.施密特触发器具有两个重要的特性：一是电路状态翻转依赖于输入信号的电平幅度，这称为__________特性；二是电路具有两个不同的阈值电压，即正向阈值电压和负向阈值电压，两者的差值称为__________电压。19.一个8位D/A转换器，若其参考电压=5V，当输入的数字量为20.动态MOS存储单元是利用MOS管栅极电容上的__________来存储信息的，由于漏电流的存在，为了保持信息不丢失，必须定期进行__________操作。三、逻辑函数化简与分析题（本大题共2小题，每小题10分，共20分）21.（10分）用卡诺图法化简下列逻辑函数，写出化简后的最简与或式，并画出用与非门实现的逻辑图。Y22.（10分）已知某组合逻辑电路的输入变量为A,B,$A$$B$$C$$F$00000011010101101001101011001111要求：（1）写出该逻辑函数的最小项表达式；（2）利用代数化简法（公式法）求出其最简与或式；（3）说明该电路所实现的逻辑功能。四、组合逻辑电路分析与设计题（本大题共2小题，每小题12分，共24分）23.（12分）试用3线-8线译码器74LS138及必要的与非门设计一个一位全加器。已知74LS138的输出函数为=―（当使能端=1,==0时）。设全加器的输入为（被加数）、（加数）、（低位进位），输出为（本位和）、要求：（1）列出真值表；（2）写出和的逻辑表达式，并将其转换为适合用译码器实现的形式；（3）画出逻辑连线图。24.（12分）某工厂有A,B,C三台设备，由两台发电机和供电。工作要求如下：当三台设备中只有一台工作时，只需启动发电机即可；当三台设备中有两台工作时，只需启动发电机即可；当三台设备同时工作时，必须同时启动和发电机。假设三台设备同时发生故障的情况不考虑。试设计该供电控制电路。要求：（1）进行逻辑抽象，列出真值表；（2）写出并化简和的逻辑表达式；（3）仅用与非门画出和的逻辑电路图。五、时序逻辑电路分析与设计题（本大题共1小题，共14分）25.（14分）分析如下图（文字描述）所示的同步时序逻辑电路。该电路由三个下降沿触发的JK触发器组成，外部输入为X。各触发器的激励连接如下：触发器F：=X⊕,触发器F：=,=X触发器F：=1,=1，且时钟脉冲端CL接自的输出端（即F由的下降沿触发）。系统主时钟CP同时接F和F的时钟端。输出方程为要求：（1）写出该电路各级触发器的驱动方程；（2）写出各级触发器的状态方程；（3）列出在X=0和（4）画出状态转移图，并说明该电路的逻辑功能及能否自启动。六、综合应用与波形产生电路题（本大题共1小题，共12分）26.（12分）由555定时器构成的多谐振荡器电路中，已知电阻=10kΩ，=20kΩ，外接电容要求：（1）写出该电路输出脉冲的高电平持续时间和低电平持续时间的计算公式；（2）计算该多谐振荡器的振荡频率f；（3）计算输出波形的占空比q；（4）若要保持振荡频率不变，但要求占空比为50，在不改变和C的情况下，电阻应调整为多少？====================参考答案及详细解析====================一、单项选择题（本大题共10小题，每小题3分，共30分）1.【答案】A【解析】十进制整数部分转二进制采用“除2取余法”：2512631从下往上读取得11001。十进制小数部分转二进制采用“乘2取整法”：0.8125×20.625×20.25×20.5×2从上往下读取得1101。故结果为11001.1101。2.【答案】D【解析】逻辑代数的基本定律包括交换律、结合律、分配律、吸收律、反演律（德·摩根定律）等。互补律（A+3.【答案】A【解析】逻辑函数Y=AB―+A―B实际上是异或逻辑，其逻辑功能是：当输入A和B不同时，输出为1；当输入A和B相同时，输出为0。因此，当4.【答案】B【解析】对于TTL与非门，输入端悬空相当于输入高电平。但为了保证电路工作的可靠性，避免外界干扰信号串入，通常不采用悬空的方式。由于与非门的逻辑功能是“全1出0，有0出1”，若将多余输入端接低电平，会强制整个与非门输出高电平，破坏正常逻辑。因此，多余的输入端应接高电平（或通过限流电阻接电源）。CMOS门电路则严禁悬空。5.【答案】A【解析】组合逻辑电路中，由于门电路存在传输延迟时间，或者输入信号到达的时间不同，导致输出端在状态转换的瞬间可能出现短暂的错误输出，这种尖峰干扰脉冲现象称为竞争冒险。竞争是指信号到达时间有先有后，冒险是指由此产生的错误输出。6.【答案】A【解析】74LS148是8线-3线优先编码器，其输入和输出均为低电平有效。当最高优先级的输入有效（即为低电平0）时，输出的是十进制数7的二进制代码111的反码，即输出=000。7.【答案】C【解析】JK触发器的特性方程为=J―+K―。已知现态=0，代入方程得=J·1+K―·0=J。要求次态8.【答案】A【解析】存储器的容量为字数乘以字长。字数为1024，因为=1024，所以需要10根地址线来寻址。字长为8位，即每次读写8位数据，所以需要89.【答案】A【解析】四位右移移位寄存器，数据从最左侧（高位，假设为）或最右侧（低位，假设为）串行输入，每次时钟脉冲数据向右移动一位。设输入端为，状态依次为。第一个脉冲后状态为0001（如果输入顺序是从端进入且为最高位逻辑）。但常规右移寄存器为最高位，右移方向是从→→→。若串行输入序列1101从右移输入端（接前级）依次进入，经过4个时钟脉冲，序列全部移入，寄存器内容即为1101。但若按“右移”的严格定义（移向低位），且输入端在最高位，则寄存器最终内容为1101。部分教材定义右移为向高位移。结合常规教材（数据从左向右移动，从进入到），4个脉冲后寄存器内容为1101。如果题意为输入顺序最先输入的位最终到达最远端，最先输入1到达，其次输入1到达，则状态为1011。此处按照“最先输入到达最低位”的右移定义，状态为1011。最常见考试标准：序列1101先输入1，再输入1、0、1，则最后一个1在最高触发器，最先的1在最低触发器，即1011。10.【答案】C【解析】施密特触发器具有滞回特性，只要输入信号的幅度超过其正向阈值电压，就能引起输出状态的翻转，因此它不仅能用于波形变换，还可以将正弦波、三角波等缓慢变化的周期信号转换为同频率的矩形脉冲信号。多谐振荡器无需输入信号即可产生矩形波，单稳态触发器需要触发信号但输出脉宽由自身参数决定。二、填空题（本大题共10小题，每小题2分，共20分）11.【答案】饱和；截止【解析】在数字电路中，晶体三极管主要作为电子开关使用。当三极管处于饱和区时，相当于开关闭合（输出低电平）；当处于截止区时，相当于开关断开（输出高电平）。放大区只在模拟电路中作为主要工作区。12.【答案】1【解析】展开逻辑函数Y=AB+A―C。AB包含的最小项为111(即)和110(即)；A―C包含的最小项为011(即13.【答案】1001【解析】8421BCD码从高位到低位的权重依次为8,4,2,14.【答案】高阻【解析】三态门除了输出高电平（逻辑1）和低电平（逻辑0）外，还有第三种状态——高阻态（High-ImpedanceState，简称Hi-Z）。处于高阻态时，门电路的输出端与外部电路在电气上断开，便于实现总线结构的数据分时传输。15.【答案】译码器【解析】译码是编码的逆过程。将具有特定含义的二进制代码输入，转换为对应的高低电平信号输出，实现这种功能的逻辑电路称为译码器。常见的有二进制译码器（如3线-8线译码器）、显示译码器等。16.【答案】1（或置1）【解析】D触发器的特性方程为=D。这意味着在时钟脉冲有效沿到来时，触发器的次态将完全跟随输入端D的状态。若D=1，则次态=17.【答案】同步；异步【解析】时序逻辑电路按时钟脉冲的加入方式分为同步时序逻辑电路和异步时序逻辑电路。同步时序逻辑电路中所有触发器共用同一个时钟脉冲，状态更新同时发生；异步时序逻辑电路中各触发器没有统一的时钟脉冲，状态更新不是同时发生的。18.【答案】电平触发；回差（或滞回）【解析】施密特触发器依靠输入信号的电平幅度进行状态翻转，而非边沿触发。由于正向阈值电压（）和负向阈值电压（）不相等，两者之间的差值Δ=−称为回差电压或滞回电压，这赋予了其极强的抗干扰能力。19.【答案】2.5【解析】对于8位D/A转换器，其满量程输出电压为。当输入数字量为10000000时，其对应的十进制数为128。最大输入数字量为255。输出电压=。20.【答案】电荷；刷新【解析】动态MOS存储单元（如DRAM）利用MOS管栅极与衬底之间的极间电容来存储电荷，从而表示二进制信息0和1。由于电容不可避免地存在漏电流，电荷会随时间流失，导致信息丢失，因此必须定期（一般为毫秒级）对其进行刷新（再生）操作以补充电荷。三、逻辑函数化简与分析题（本大题共2小题，每小题10分，共20分）21.【解析】（1）画出四变量卡诺图。该函数包含4个变量A,B,C,在卡诺图中填入对应的值：(0000)填1，(0010)填1，(0100)填1，(0110)填1，无关项(0001),观察卡诺图可以发现，所有包含1的最小项都位于D=0的列。且这些最小项在A,B,C变化时覆盖了D=0的所有8个格子。但为了得到最简与或式，我们直接观察发现，输出Y仅与D有关，只要D=因此，直接通过卡诺图包围圈（将所有1包围，无需借用无关项，因为这已经是单一变量的最简形式）：Y（3分）（2）用与非门实现：根据反演规则，将与或式转换为与非-与非表达式：Y为了纯粹使用与非门，可以构造两级与非门，但由于单变量输入，直接连接一个与非门，一端接D，另一端接高电平1（或电源），即可实现反相器功能。严格意义上，非门可以通过将与非门两输入端短接来实现。逻辑图描述：将一个两输入与非门的两输入端并接，接至输入信号D，其输出端即为Y。（4分，画出由与非门构成的非门即可给分）逻辑图说明：```text+-----+D----||||-----YD----||+-----+(与非门作为非门使用)```（3分，总分10分）22.【解析】（1）观察真值表，输出F为1的情况对应的最小项为：001(因此，最小项表达式为：F（3分）（2）写出一般与或式，并利用代数法化简：F利用配项法化简：F注意到B―C+所以：F这正是一个异或逻辑表达式X⊕Y=A―所以：F若要求化简为最简与或式，展开上述异或式得：F由于这是奇偶检测，最简与或式通常就写作上述四项之和。若使用代数法提取公因式无法进一步消去变量，因此其最简与或式即为：F（4分，写出异或形式或最简与或式均可得分）（3）逻辑功能分析：从真值表或化简后的表达式F=A⊕B⊕C可以看出，当输入变量A,B,C中有奇数个1时，输出F为1；当输入变量中有偶数个（3分，总分10分）四、组合逻辑电路分析与设计题（本大题共2小题，每小题12分，共24分）23.【解析】（1）一位全加器的真值表如下：$A_i$$B_i$$C_{i-1}$$S_i$$C_i$0000000110010100110110010101011100111111（2分）（2）写出和的逻辑表达式：由真值表可得和的最小项表达式为：==因为74LS138的输出为最小项的反码（低电平有效），即=―，我们需要将表达式转换为与非-与非形式，根据反演规则―==（4分，每式2分）（3）逻辑连线图描述：将74LS138的使能端接有效电平：接+5V高电平，和接地。将全加器的输入,,分别接至74LS138的地址输入端,取一个4输入与非门，其输入端分别接74LS138的输出端,,,，其输出即为取另一个4输入与非门，其输入端分别接74LS138的输出端,,,，其输出即为（6分，描述清楚连线关系即给全分，总分12分）24.【解析】（1）逻辑抽象与真值表：设设备工作为1，不工作为0；发电机启动为1，不启动为0。根据题意，不考虑三台设备同时发生故障的情况，即AB$A$$B$$C$$F_1$$F_2$000$\times$$\t