半导体器件物理（第2版） 第5章 MOS型晶体管

主要特点结构简单几何尺寸小输入阻抗高功耗低性能稳定MetalOxideSemiconductorFieldEffectTransistorMOS型晶体管全称是MOS型场效应晶体管，简称MOS管。MOS型晶体管的基本结构英文名称为：金属氧化物半导

体场效应晶体管——MOSFETm

o

s

型晶体管更

适

于大规

模

集成MOS型晶体管的基本结构(b)

nMOS型晶体管三维透视图FoxFoxP

Sin

n

n

n

P

Si(a)

nMOS型晶体管基本结构MOS电容MOS型晶体管的基本结构S：Source（源极或源区）D：Drain（漏极或漏区）G：Gate（栅极）B：Bulk（衬底）Fox：Field

oxide（场氧化层）n

n

P

Si(a)

nMOS型晶体管基本结构FoxSGD Fox栅SiO2B在集成电路中，为了防止寄生沟道的产生，使器件之间意外导通，还要在器件周围生长出一层比较厚的氧化层进行隔离，称为场氧化层MOS型晶体管的基本结构n

n

P

Si(a)

nMOS型晶体管基本结构

值得说明的是，在器件没有接入电路之前，源区和漏区是完全相同的结构，此时任意n+结构都可定义为源区或者漏区。当器件接入电路时，对于NMOS管，电位低的一端定义为源区，电位高的一端定义为漏区。Pmos管则相反；电位高的一端位为源，电位低的一端为漏一、MOS型晶体管的工作原理SDGn

n

P

SiBGSVVDSDSIDSBVVDSDSIG

GS

BS短接在栅源之间施加一个正向电压VGS在漏源之间施加正向电压VDS(a)

NMOS管工作原理电路图 (b)

等效电路及其电路符号图当VGS等于零的时候，沟道区为空穴导电，电子不能从源区到达漏区，形成电流；当VGS增大时，会排斥衬底表面的空穴，并吸引衬底中的电子到表面聚集，形成反型层；当VGS继续增大到达某一值时，沟道表面的电子浓度增大，形成强反形层。电子沟道一、MOS型晶体管的工作原理SDGn

n

P

SiBVGSDSVIDS电子沟道DSBVVDSIDSG

GS

(a)

NMOS管工作原理电路图 (b)

等效电路及其电路符号图在VDS作用下，源区中的电子通过电子导电沟道到达漏区，形成漏源电流；当增大VGS时，导电沟道的电子浓度会增加，漏极电流IDS也会随之增大。二、MOS型晶体管的转移特性曲线DGn

S n

P

SiBVGSVDSIDS电子沟道转移特性曲线保持漏源电压VDS不变的情况下，测量漏极电流IDS随栅源电压VGS的变化情况。二、MOS型晶体管的转移特性曲线SDGn

n

P

SiBVGSVDSVGS电子沟道IDSIDSVT

0O(c)

nMOS管转移特性曲线（增强型）没有形成沟道强反型层之前，漏区和沟道区之间的pn结反偏，源区与沟道区之间的pn结零偏。

此时，施加漏源电压VDS，漏源之间也不会有电流通过。只有少数电子被漏区pn结反偏电压扫入，形成pn结反偏漏电流。该电流非常微小，可以忽略不计。二、MOS型晶体管的转移特性曲线SDGn

n

P

SiBGSVVDSDSI当VGS继续增大时，沟道区反型层电子浓度也随之增大，沟道电阻变小，因而漏极电流IDS也随之上升。VGS电子沟道IDSVT

0O(c)

nMOS管转移特性曲线（增强型）VGS大于某值，表面沟道区进入强反型状态二、MOS型晶体管的转移特性曲线SDGn

n

P

SiBVGSVDS沟道区形成强反型层时所对应的栅极电压，称为“阈值电压”，用VT表示。阈值电压VT>0的nMOS管，称为“增强型nMOS晶体管”。VGS电子沟道IDSIDSVT

0O(c)

nMOS管转移特性曲线（增强型）二、MOS型晶体管的转移特性曲线GSVDSITV

0O(c)

nMOS管转移特性曲线（增强型）VGSIDSVT

0

O(d)

nMOS管转移特性曲线（耗尽型）主要特点VT

>

0（增强型）VGS

>

VT（阈值电压）主要特点VT

<

0（耗尽型）在栅源间施加一个反向的负电压，才会将强反形层中的电子排斥走。当强反型层消失时，漏源电流为零。我们将强反型层消失时的栅源电压值，被定义为耗极型的阈值电压。三、pmos型晶体管的工作原理SDGp

p

N

SiBGSVDSVIDS空穴沟道DSBVVDSIDSG

GS

(e) (f)当在栅极G施加负栅压时，且满足︱VGS︱

>︱VT︱时，便形成空穴沟道，这时在D端施加一漏极电压，注意应有VDS<0，即负的漏极电压，就会形成漏极电流IDS，电流实际方向为S到D。pmos管的源漏是P型四、Pmos管的转移特性曲线pMOS管(增强型)VGSIDSOVT

0(i)

pMOS管转移特性曲线（增强型）VT

0VGSIDSO(j)

pMOS管转移特性曲线（耗尽型）主要特点VGS

<

VT（阈值电压）；VT

<

0（增强型）;MOS

管输入电阻

Ri

→∞。主要特点VT

>

0（耗尽型）栅源电压为零时产生漏源电流，即存在强反形层pMOS管(耗尽型)MOS型晶体管的分类增强型V

G

S

=

0

，

沟道区没有强反形层耗尽型VGS

=0，沟道区已经存在强反型层N型沟道增强型mos管N型沟道耗尽型mos管P型沟道增强型mos管P型沟道耗尽型mos管MOS型晶体管的分类MOS型晶体管的4种类型NMOS增强型VT>0P-SiN+电子沟道耗尽型VT<0PMOS增强型VT<0N-SiP+空穴沟道耗尽型VT>0源漏区的掺杂情况和mos管的类型是一致的即N沟道mos管它的源漏区掺杂的是N型杂质，Pmos管掺的是P型杂质MOS型晶体管的分类MOS型晶体管的4种类型NMOS增强型VT>0P-SiN+电子沟道耗尽型VT<0PMOS增强型VT<0N-SiP+空穴沟道耗尽型VT>0MOS型晶体管的分类nMOS

增强型GDSB(a)GBpMOS

耗尽型GDSB(d

)GDSnMOS

增强型GDSpMOS

增强型MOS晶体管的电路符号D DB GS S(b) (c)nMOS耗尽型 pMOS

增强型MOS晶体管的简化符号MOS型晶体管的分类nMOS

增强型GDSB(a)GnMOS耗尽型 pMOS

增强型BpMOS

耗尽型GDSB(d

)MOS晶体管的电路符号D DB GS S(b) (c)MOS型晶体管的分类结构图SDGn

n

P

SiBAL栅或多晶硅栅符号图GDSBAL栅或多晶硅栅MOS型晶体管的分类结构图符号图SDGn

n

P

SiBGDSBn+区n+区MOS型晶体管的分类结构图符号图SDGn

n

P

SiGS沟道区，VGS=0D 时无强反型层，增强型BVGS=0时，沟道无强反型B层MOS型晶体管的分类结构图符号图SDGn

n

P

SiBGDS箭头指示电流方向：从p型衬底指向n型沟道BN型沟道区N型沟道区MOS型晶体管的分类SDGn

n

P

SiB结构图沟道区，VGS=0时有强反型层，耗尽型VGS=0时，沟道已有强反型层符号图GDSBMOS型晶体管的分类SDGBp

p

N

Si结构图P型沟道区N型硅衬底符号图GDS箭头指示电流方向：从p型衬底指向n型沟道BMOS型晶体管的分类SDGBp

p

N

Si结构图VGS=0时，沟道已有强反型层符号图GD

沟道区，V

=0时GS有强反型层，耗尽型SBMOS型晶体管的分类

集成电路中衬底的连接，电位都是有固定位置的，NMOS管衬底是接地的，Pmos管的衬底是接电源的，即使不画衬底，也可知道其位置。MOS型晶体管的分类GDSGDS栅MOS型晶体管的分类GDSGDS沟道MOS型晶体管的分类GDGDSSnMOS

增强型 pMOS

增强型漏区源区增强型PMOS的阈值电压为负值，只有在栅源间施加大小大于阈值电压负向电压时才会导通。如果在源极接电源的话，栅极就要接一个低电平才能形成负向电压。NMOS管输入高电平时导通，Pmos管输入低电平时导通MOS型晶体管的基本特征电压控制型器件驱动功率比双极性晶体管小输入电阻极高工作时，消耗更低的功率MOS型晶体管的基本特征结构比较简单

MOS晶体管的几何尺寸已达纳米级集成度高

M

O

S

型集成电路的集成度远高于双极型集成电路MOS型晶体管的基本特征工艺步骤少

MOS结构制作完，可同时进行源漏区掺杂，光刻次数少。成品率高

光刻次数和晶圆经历的高温次数少。MOS型晶体管的基本特征漏极电流有负温度系数工作时热稳定性好噪声系数低MOS型晶体管为单极型器件，无复合电流，有更低的噪声系数。MOS型晶体管的基本特征导通电阻较大

漏源间导通压降随导通电阻增大，

增加了导通功耗跨导与VGS有关

跨导与输入栅源电压VG

S

有关，输出漏极电流线性变差MOS型晶体管的基本特征导电载流子单极性电子或空穴双极性电子与空穴输入阻抗Ri高109～1015Ω低103～106Ω噪声系数NF低适合低噪声放大较高普通放大功耗P低适合高集成较高难于高集成温度稳定性好电学参数稳定较差容易随温度变化导通电阻Ron较大无电导调制小有电导调制线性放大较差失真较大好适合信号放大开关速度快适于VLSI较快仅适于SSI、MSI驱动方式驱动功率低电压控制驱动功率高电流控制抗辐射能力强参数变化小较差hFE、β

下降工艺要求高洁净度要求高一般一般洁净度理想情况下MOS管阈值电压的表达式在栅电压VGS=0时，MOS晶体管半导体表面的能带为平带状态。什么是理想情况下的MOS晶体管？栅电极与半导体衬底之间的无功函数差，即接触电势差�

_ms=0。栅氧化层中不存在任何表面态电荷。需具备以下两个条件：以

nMOS

晶体管为例，理想情况下阈值电压表达式为不考虑表面态电荷和金属-半导体功函数差的情况下，使沟道近源区产生强反型层的栅极电压值：降落在栅氧化层端的电压产生强反型层时的半导体表面势理想情况下MOS管阈值电压的表达式���=

�����QM与半导体表面空间电荷区中感应出的负电荷密度QSC大小相等，电性相反。所以我们可以将QM写成-Qsc。理想情况下MOS管阈值电压的表达式��������=

���=- ��� =1(2�������) 2���理想情况下MOS管阈值电压的表达式�� =

(2�������)1

2���+��当近源端沟道区产生强反型层时，要满足表面势�

_s≥2�

_�

�。)1/

2TFP(4

ε

qN

φVC

S A FP

2

φOX理想情况下MOS管阈值电压的表达式)1/

2TFP(4

ε

qN

φVC

S A FP

2

φOXFPiq nφ

kTln

NA理想情况下MOS管阈值电压的表达式理想情况下MOS管阈值电压的表达式MOS型晶体管阈值电压的定义NMOS晶体管工作原理图P

Sin

n

SGB耗尽层电子沟道VGS

DIDS源和衬底之间需要短接栅源之间接正向电压VGS漏源之间施加正向电压VDSMOS型晶体管阈值电压的定义NMOS晶体管工作原理图P

Sin

n

SGBVGS

DIDS�s高低由于漏源电压VDS的存在，沟道区存在着s横向压降，使得表面势�

在靠近漏区最大，近源区最小。实际MOS栅氧化层两端的电位差沿沟道区各处也不相同，近漏区一侧电位差最小，近源区一侧电位差最大。反型层厚度在电位差大的一端厚，电位差小的一端薄，即靠近源端最厚，漏端最薄。MOS型晶体管阈值电压的定义NMOS晶体管工作原理图P

Sin

n

SGBVGSDIDS�s高低MOS型晶体管阈值电压的定义

当MOS晶体管位于近源端处的沟道区出现强反型层时，施加于栅源两电极之间的电压称为MOS晶体管的阈值电压，用VT表示。�

��与�

�

�

对阈值电压的影响01金属、半导体功函数不同02栅氧化层电荷效应03衬底偏置效应（体效应）04短沟道效应一、金属——半导体功函数不同对阈值电压的影响功函数的概念

指一个位于费米能级的电子由金属或半导体内部逸出到真空中所需的最小能量。一、金属——半导体功函数不同对阈值电压的影响N型P型ND/cm-

3101410151016NA/cm-

3101410151016ws4.374.314.25ws4.874.934.99N型Si和P型Si在不同掺杂浓度下的功函数（单位：eV）绝大多数金属功函数在4.0

~

5.0eV金属铝的功函数为4.13eV，金的功函数为5.06eV一、金属——半导体功函数不同对阈值电压的影响Al的功函数为4.13eV，比P型Si衬底的功函数小当形成MOS结构时，Al中的电子容易挣脱束缚，流向P-Si衬底，与衬底表面的空穴复合，留下一层受主负离子Al则因失去电子带正电与理想状态下，在栅极施加正向电压相似功函数差使栅极与Si衬底交换电子一、金属——半导体功函数不同对阈值电压的影响GV

'q

WAl

WS功函数差使栅极与Si衬底交换电子

金属与半导体之间存在电位差，称为 。欲消除该电位差，需在栅极上施加一个大小相等，方向相反的补偿电压，即平带电压V’GφmsW

W

m

Sq一、金属——半导体功函数不同对阈值电压的影响功函数差使栅极与Si衬底交换电子通常情况，金属半导体接触电位差用�𝒎表示：Wm

为金属函数sW

为半导体功函数修正后的阈值电压为：

1/

2TmsFPoxC4εsqN

A

FPV

φ

二、栅氧化层有效表面态电荷密度Qss对阈值电压的影响Na

将各种形式的正电荷及界面态统称为有效表面态电荷，其电荷密度用Qss表示二、栅氧化层有效表面态电荷密度Qss对阈值电压的影响为简化分析，认为栅氧中的表面态电荷集中在Si-SiO2交界面处的正电荷。

这些正电荷在P-Si衬底表面感应出等量的负电荷，形成空间电荷区。与理想状态下，在栅极施加正向电压相似二、栅氧化层有效表面态电荷密度Qss对阈值电压的影响

欲消除QSS对VT的影响，需施加另一个平带电压V’’G，其方向应与Qss产生的电场方向相反：GO

XV

''C

Q

S

S二、栅氧化层有效表面态电荷密度Qss对阈值电压的影响修正后的阈值电压为：1/

2sA FPTmsFPoxQ

CC4

ε qN

V

φ

SSOX

考虑�

�� 与�

�

�

对阈值电压的影响，修正后的阈值电压为：

1

/

2TmsFPOXoxQCC

4

ε

s

qN

A

FPV

φ

SS

1

/2T msFNOXoxQCCV

φ

SS

（NMOS晶体管）金属-半导体接触电位差抵消栅氧化层中有效表面态电荷

4的ε平s带qN电D压

FN

降落在栅氧化层上的栅电压发生强反型时的表面势（PMOS晶体管）�

��与�

�

�

对阈值电压的影响TmsFOXoxCCV

φQSSQSC

)1/

2A FPQSC

(4

εs

qN

φ)1

/2φ

FN

(4

ε

s

qN

D（P型Si衬底）（N型Si衬底）nMOS晶体管：pMOS晶体管：

QSC衬底偏置效应（体效应）对VT的影响

分立的MOS晶体管通常将S、B短接，即VSB=0V，以避免衬底偏置效应带来的影响

集成化的MOS晶体管，S、B之间往往不能短接，所以VSB≠0VT1T

S1S2BB衬底偏置效应（体效应）对VT的影响衬底偏置效应定义

当MOS晶体管的源极与衬底之间存在反向偏压时，VSB2>0，会导致MOS晶体管的阈值电压绝对值增加，这就是所谓的衬底偏置效应，也称体效应。T1T

S1S2B

BVSB2>

0V的情形衬底偏置效应（体效应）对VT的影响T1T

S1S2B

BVSB2>

0V的情形P

Sin

n

SGB耗尽层电子沟道SBV

0DI

DS衬底偏置效应T2管的剖面结构及连接情况VGS衬底偏置效应（体效应）对VT的影响反向偏置电压VSB通过源极施加在沟道与衬底之间P

Sin

S耗尽层VSB

0源区与电子沟道构成pn结的n+区P-Si衬底为pn结的p区当施加反向偏压VSB时，耗尽层向p-Si衬底内部展宽P

Sin

n

SGB耗尽层电子沟道SB

V

0DI

DST2管的剖面结构及连接情况VGSVSB2>

0V的情形衬底偏置效应（体效应）对VT的影响P

Sin

n

SGB耗尽层电子沟道VGSSBV

0DI

DSVSB2>

0V的情形1

耗尽层中负电荷数量增多GS2

若V

不变，则Si表面负电荷总量不变薄3

反型层中的电子数量减少，反型层厚度变

为维持原有的反型层厚度，

需施加更大的栅源电压VGS。所以衬底偏置效应使阈值电压升高。衬底偏置效应（体效应）对VT的影响考虑体效应后，MOS晶体管的阈值电压VT修正为：而阈值电压增量ΔVT

为：)]1/

2T msFPOXOXCCQ [2

ε qN (2

φ

V

φV

'

SS

S A FP SB

2

φnMOS晶体管；)]1/

2FNSBTmsFNOXQV

'CC[2εSqND(

2

φ

V

φ

SSOX

2

φpMOS晶体管；)1/2

]FP SBFPOX2

εS

qN

A

[(2

φCΔV

V

'

V

T T T

V )1/2

(2

φnMOS晶体管；)1/2

]FNSBFNOX2εSqND[(2

φCΔV

V

'

V

T T T

V )1/2

(2

φpMOS晶体管；短沟道效应对VT的影响短沟道效应定义

当MOS晶体管的沟道长度L<2μm时，随着沟道长度L的缩短，MOS管的阈值电压VT呈现出下降的现象，称为短沟道效应，简称短沟效应。L

(

m)VT (V

)0 1 2 3 4 5 6VT与沟道长度L的关系短沟道效应对VT的影响L

(

m)VT (V

)0 1 2 3 4 5 6VT与沟道长度L的关系短沟道效应产生的原因当沟道长度较长时（如L>5�

�

）时，源漏耗尽层的宽度相对沟道长度而言较小，可以忽略其对阈值电压的影响。当沟道长度L<2�

�

时，源漏耗尽层的宽度在沟道位置所占比例增大，此时不可忽略其对阈值电压的影响。短沟道效应对VT的影响短沟道效应对�

�

的影响LL

'x

jP

S

in

n

SD短沟道效应使VT下降示意图当沟道长度L

<

2��时，栅极下方靠近源漏的耗尽层中，部分负电荷要用来平衡源区和漏区的正电荷使得沟道中有效负电荷密度���下降阈值电压一般公式：其中，���

=−

(4��

������)12� �����

���� =

� −���−���+2���

1/

2sA FPTmsFPoxQ

CC4

ε qN

V

φ

SSOX

短沟道效应对VT的影响TmsFjQ Q2xC Cxxj

V

φ

SS

SCOX

OX

1

1

d

1

2

φL

���为MOS型管的漏源区的结深L为沟道长度� 为耗尽区的宽度要降低L变短所带来的对�

�

的影响，必须适当减小漏源区的结深� �

，同时适当提高衬底杂质浓度NA、NDMOS型晶体管的输出伏安特性无论VDS多大，IDS都近似于零。沟道区没有形成强反型层，源区的载流子无法到达漏区形成漏极电流。此时漏极只有极微小的反向漏电流，其大小可以忽略不计。截止区沟道区形成强反型层，但漏源电压为0，载流子没有形成定向运动，IDS=0。MOS型晶体管的输出伏安特性非饱和区当在漏源之间施加一个略大于零的正向电压VDS时，载流子在该电压的作用下，从源区运动到漏区，形成一个从漏区指向源区的定向电流IDS。MOS型晶体管的输出伏安特性非饱和区电子运动方向电流方向逐渐增大VDS，IDS随之快速增大，达到一定程度后减缓增加的趋势。MOS型晶体管的输出伏安特性非饱和区电子运动方向电流方向施加漏源电压VDS后，沟道区表面势V(y)大小并不均衡。由于横向压降的原因，表面电势在近漏区最高，接近于VDS，并向源区逐渐降低，近源区最低，近似于0V。MOS型晶体管的输出伏安特性SGV

GS

6VV

DS

4VDVDS=VGS-VT表面势V(y)P

S

i高

n

n

低栅与沟道间的电压VGS-V(y)沿沟道从源向漏方向逐渐下降。在近漏端V(y)=VDS，若VGS-VDS=VT，则刚刚满足强反型的临界条件。但此时可动电子较少，可认为此时近漏端表面沟道消失，称为“夹断”。MOS型晶体管的输出伏安特性n

n

SGV

GS

6VV

DS

4VD沟道夹断P

S

iVDS=VGS-VT当沟道夹断后，漏极电流不再随VDS增大而增大，电流趋向于饱和。所以将刚刚产生夹断时的状态，称为“临界饱和状态”。MOS型晶体管的输出伏安特性n

n

SGV

GS

6VV

DS

4VD沟道夹断P

S

iVDS=VGS-VT当满足VDS>VGS-VT

时，近漏端处半导体表面的反型层几乎完全消失，并且夹断点稍稍往源区方向移动。MOS型晶体管的输出伏安特性非饱和区饱和区由于夹断区电阻率

ρ很高，VDS的增量部分几乎都降落在这里，故IDS几乎不变，即伏安特性进入饱和区。MOS型晶体管的输出伏安特性非饱和区饱和区漏极耗尽区而在数字电路中，主要体现器器件的开关特性。所以晶体管是工作在截止和非饱和状态。也就是说，我们需要的是器件的断开和导通两种状态。MOS型晶体管的输出伏安特性非饱和区饱和区漏极耗尽区模拟电路：工作在饱和状态。数字电路：工作在截止状态和非饱和状态。MOS型晶体管的输出伏安特性MOS型晶体管的输出伏安特性VDSIDSOVVGS

6VGS

5GS

4VGS

3

VGS

2

VGS1

VT

MOS晶体管是一种电压控制器件，其输出伏安特性是指以VGS作为控制参量，保持VGS不变，测量漏极电流IDS随漏极电压VDS变化的关系曲线。MOS管输出伏安特性曲线MOS型晶体管的输出伏安特性MOS晶体管输出伏安特性曲线共分三个区：MOS管输出伏安特性曲线截止区非饱和区，也称线性区饱和区，也称夹断区123VDSIDSOVGS

2VGS1VGS

6VGS

5VGS

4VGS

3饱和区截止区非饱和区MOS型晶体管的输出伏安特性SVGS

RDIDS

GD

DSVVDD

GGV

ttDSVVGSt0

t1VGS1t0

t1MOS管输出特性曲线的测电路量输出特性曲线测量信号波形MOS型晶体管的输出伏安特性tVDSVGSt0

t1VGS1t0

t1 t

输出特性曲线测量信号波形IDSOVGS

6VGS

5VGS

4VGS

3VGS

2

VGS1

VTVDSMOS管输出伏安特性曲线漏极D施加全波整流的扫描电压VDD，测量漏极电流IDS随漏极电压VDS的变化情况。沟道长度调制效应半导体表面载流子迁移率μ的影响0102实际MOS晶体管的饱和区特性曲线随着VD

S

的增加，曲线略有上翘，即意味着IDS略有增加。一、沟道长度调制效应当VDS上升时，L略有减小。所以使得IDS略有增加。一、沟道长度调制效应L

'夹断点向S移动二、半导体表面载流子迁移率μ的影响实验表明，MOS晶体管沟道表面反型层中载流子的迁移率远低于其体内的迁移率

。半导体表面缺陷形成散射中心，使得表面迁移率下降。沟道区较强的表面电场使反型层中载流子浓度提高，增加载流子散射几率，使得表面迁移率下降。二、半导体表面载流子迁移率μ的影响实验表明，MOS晶体管沟道表面反型层中载流子的迁移率远低于其体内的迁移率

。二、半导体表面载流子迁移率μ的影响实验表明，MOS晶体管沟道表面反型层中载流子的迁移率远低于其体内的迁移率

。nMOS管沟道电子迁移率μn常取400～600cm2/V•SpMOS管沟道空穴迁移率μp常取130～190

cm2/V•SMOS型晶体管的输出伏安特性方程VGSVDSI

DSO(VGS

VT

)(a) MOS晶体管输出伏安特性曲线nMOS

——

电子沟道MOS管输出伏安特性曲线可分成两段：非饱和区

0

≤

VDS

<

(VGS-VT)饱和区饱和区

VDS

>

(VGS-VT)

MOS型晶体管的输出伏安特性方程1.

非饱和区的电流-电压方程式n

n

Wyx0SGDIchLI

DSP

Si(b)

nMOS管非饱和区工作模型

取nMOS管的近源端为坐标原点0，垂直于衬底方向为x方向，水平方向为y方向。MOS型晶体管的输出伏安特性方程1.

非饱和区的电流-电压方程式沟道电流IchW

xd

y（c）反型层沟道y处的一个微分段ΔV

'V(y

)Δ

Vn

n

（d）增量栅压ΔV

与沟道电压降V(y)的关系根据欧姆定律，有c

hd

V

I d

RA而 d

R

ρd

yc

hρd

yA故 d

V

I1ρ

n

(

y

)

qμn代入和A

x

W得c

hnd

yd

V

In(y)qx

μ

W令Qn(y

)

n

(

y

)

q

xMOS型晶体管的输出伏安特性方程代入上式，有nnIchd

yd

V

Q (y)

μ

W即c

hnnI d

y

Q(y

)μ

W

d

VΔV

ΔV

'

V

(

y)V

V

ΔV

'

V

(

y)GS TΔV'

V

V

V

(

y)GS TΔ

Vn

MOS型晶体管的输出伏安特性方程参看上图(d)，增量栅压ΔV与沟道电压降V(y)的关系。这时将在金属栅极与沟道y点处各产生增量面电荷密度+ΔQM(y)、-Qn(y)，显然，它们在数值上相等，且满足Qn(y)

Cox

Δ

V'n

Qn

(

y)

CΔoVx

'

[VGS

VT

V

(

y)]V(y

)（d）增量栅压IchΔdVy

与

μ沟nW道C电o压x

[降VGVS(y

)V的T

关

系V

(

y)]dV0chnox

[VGS

VT

V(y)]dV

L VI dy

DSμ

WC02chGS

T

DS

DSLn ox

I

1μ

C

W

[2(V

V

)V

V2

]MOS型晶体管的输出伏安特性方程2.

饱和区的电流-电压方程式

根据非饱和区伏安特性方程，只要令VDS=VGS-VT，此时nMOS管进入饱和区，我们就可以得到饱和区的电流-电压方程式，如下：)

22c

hG

STL

W

(V

Vn ox

I

1μ

C

在工程上，实际的沟道电流Ich与漏极电流IDS相差极小。因此，用IDS取代上述的Ich，即可得到nMOS晶体管的输出伏安特性曲线的方程式2D

SG

STD

S2D

S

W

[

2

(VV )V

Vn o

x

L

I

1μ

CT] V

D

S

V

G

S

V（非饱和）)

22D

SG

ST

W

(V

Vn o

x

L

I

1μ

CD

SG

STV

V

V（饱和）MOS型晶体管的输出伏安特性方程2L

W

n ox

k

1μ

C称为MOS晶体管的导电因子，它是一个十分重要的参数。而(W/L)则称为MOS晶体管的沟道宽长比，它通常决定了一个MOS管的电流容量。k的单位为：mA/V

2

或

A/V

2。D

SG

STD

SD

SI

k[

2(VV )V

V

2

]I

DS

k

(VG

S

VT

)2DSGSTV

V

VVD

S

VGS

VTnMOS管非饱和区特性nMOS饱和区特性MOS型晶体管的输出伏安特性方程D

SD

SD

S

V

2 ]D

SG

STV

V

VI

DSI

k

[

2

(VG

S

VT

)V

k

(VG

S

VT

)2VD

S

VGS

VT公式的右边均出现有负符号，原因是对pMOS晶体管而言，它的电流、电压的实际方向与所选择的参考方向均相反。测量pMOS晶体管时，需要同时施加负极性的阶梯信号和负极性的漏极扫描信号。VGS

VT

0VDSI

DSO漏源击穿电压BVDS漏栅击穿电压

BVDG栅源击穿电压BVGS

漏源截止电流IOFF漏极最大电流IDM开态导通电阻RON010203040506一、漏源击穿电压BVDS当MOS管施加的漏源电压达到一定数值时，漏极电流迅速上升，MOS型管的漏极发生击穿，对应的电压值就定义为MOS型管的漏源击穿电压，用BVDS表示。取决于漏极PN结的耐压，而衬底电阻率和漏区结深是主要决定因素。对于短沟道器件，MOS型管也类似于双极型晶体管，容易发生漏源穿通现象，导致漏源击穿降低。定义为漏极与栅极之间的耐压。对于集成MOS型晶体管，该耐压较低，一般取决于栅氧化层的厚度。对于分立器件型MOS型晶体管，则该耐压较高，除了栅介质以外，它还与外延层厚度有关。二、漏栅击穿电压

BVDG指MOS型管的栅极与源极之间的耐压。通常该耐压较低，一般在几十伏量级。三、栅源击穿电压BVGS

BVGS影响因素：主要取决于栅氧化层厚度。当管子截止时，漏源之间不能导通，即漏源电流应该为0。但由于漏极PN结反向漏电等原因，漏源之间仍有很小的漏电流通过。该电流称为漏源截止电流。四、漏源截止电流IOFFIOFF影响因素：与工艺相关。五、漏极最大电流IDMMOS型晶体管在正常工作条件下，漏极的最大工作电流。反映了一个MOS型晶体管的电流容量。MOS型管的沟道宽长比栅介质厚度载流子迁移率六、开态导通电阻RON可认为IDS正比于VDS，这时MOS管漏源相当于一个纯电阻。六、开态导通电阻RONRON影响因素：与晶体管的导电因子k值越大有关。六、开态导通电阻RONMOS管的温度特性和栅保护MOS型晶体管的温度特性]2D

SG

STD

S2D

SL

W

[

2

(VV )V

Vn ox

I

1μ

CD

SG

STV

V

V（非饱和）)

22D

SG

ST

W

(V

Vn o

x

L

I

1μ

CD

SG

STV

V

V（饱和）MOS管的温度特性和栅保护1.

表面载流子迁移率μ随温度T的变化随着温度T的上升，迁移率μ呈现下降趋势。实验发现，迁移率μ与温度T之间存在如下变化趋势关系，μ∝T-3/2；迁移率下降尽管不利于漏极电流容量；有利于MOS晶体管的温度稳定性。MOS管的温度特性和栅保护2.

阈值电压VT随温度T的变化Tm

sFo

xo

xCC阈值电压表达式：

V

φQS

SQS

C2

φ随温度变化的参量主要是：MOS管的温度特性和栅保护2.

阈值电压VT随温度T的变化以nMOS管为例：Fiq nφ

k

T lnN

Aig/

2

k

T

)n

3

.8

6

1

01

6

T

3

/

2

ex

p

(

Eφ )1/

2A FQSC

(4εS

qN温度的上升促使

QSC 下降Tm

sFo

xo

xCC阈值电压表达式：

V

φQS

SQS

C2

φMOS管的温度特性和栅保护2.

阈值电压VT随温度T的变化结论：NMOS管的阈值电压VTN下降PMOS管的阈值电压

|VTP|

下降随着温度T的上升MOS管的漏极电流具有负的温度系数。Tm

sFo

xo

xCC阈值电压表达式：

V

φQS

SQS

C2

φMOS管的温度特性和栅保护MOS型晶体管的栅保护MOS型晶体管的栅氧化层厚度很薄，栅输入电容很小。只需感应极小的电荷量QM，就可能产生很高的栅压，从而使栅介质击穿。这就是所谓的ESD（ESD——Electro-Static

discharge，即静电释放）问题。MOS管的温度特性和栅保护MOS型晶体管的栅保护D

io

d

eGDSMOS晶体管输入二极管保护二极管的反向击穿电压低于MOS型管的栅源击穿电压�

�

�

�

。当输入电压因为某种原因大于二极管的反向击穿电压时，二极管首先击穿，它提供了静电泄放回路，从而使MOS型管的栅得到保护。MOS型晶体管的交流小信号等效电路什么是小信号模型？小信号模型是电子工程中的一项常用的分析模型利用线性方程来近似计算非线性元件的性质

任何实际器件都不是理想线性的，特别是在其整个动态范围内。如果将信号的范围限制在整个动态范围中相对较小且近似线性的范围内，剥离直流偏置取其微分特性，则就得到一个近似的线性模型——即小信号模型。MOS型晶体管的交流小信号等效电路ID

SV

GSVD

S(a)

实测

nMOS

管输出伏安特性曲线I

DSV

GSV

DS(b)

对非饱和区抛物线用直线作近似ID

SV

GSV

DS(c)

忽略非饱和区的输出特性曲线MOS型晶体管的交流小信号等效电路V

DSI

DSV

GSV

DSI

DS

Ok

(VG

S

VT

)2(d)

nMOS管简化输出伏安特性曲线受栅极电压VGS控制由于沟道长度调制影响，受VDS控制I

D

S

k

(VG

S

VT

)

(1

V

)2D

Sλ为调制因子，取值0.005～0.03V-1MOS型晶体管的交流小信号等效电路V

DSI

DSV

GSV

DSI

DS

O)

2G

STk

(V

V(d)

nMOS管简化输出伏安特性曲线R

ik

(V

V

)2GS Trd

sGDIDSVDSS(e)

nMOS管的直流等效电路Ri：为直流输入电阻，近似为∞k(VGS-VT)2：直流恒流源rds：输出电阻MOS型晶体管的交流小信号等效电路)

2ID

S

k(V

G

S

V

T(1

VDS

)D

SG

SD

SG

SD

Sd

V

ID

S

ID

Sd

I

d

V

V

VdI

D

S

2k(V

GSV

T

)

(1

V

D

S

)

d

V

G

S

k(V

G

S

V

T

) d

V2D

S

V

D

S

1dI

D

S

2k(V

GSV

T

)

d

V

G

S

k(V

G

S

V

T

) d

V2D

SΔIDS

dI

D

S ΔVGS

dVGSΔ

VD

S

dVD

SΔI

D

S

2k(VGS

VT)ΔVGS

k(VGS

V

T

) Δ

V2D

SMOS型晶体管的交流小信号等效电路id

s

ΔID

Sv

gsvds

ΔV

G

S

ΔVD

S)

22k(VG

SΔVD

SΔ I

D

S

VT)ΔVG

S

k(V

G

S

V

T)

2G

STg

sG

STvd

si

d

s

2k(

VV )

v

k(

VVCmosgmvgsrdsgdi

dsvdsgsvs(f)

nMOS管高频交流小信号等效电路MOS型晶体管的最高工作频率fmCmosgmvgsrdsgsi

ds

dvdsgsvnMOS管高频交流小信号等效电路当由MOS型晶体管所构成的放大器的输入信号频率f 增高时，放大器的增益会逐步下降主要原因是MOS型管中存在着各种寄生电容输入电容Cmos是最主要的寄生电容MOS型晶体管的最高工作频率fmMOS型晶体管共源放大器交流小信号等效电路mosCgm

vgsgdidsvgssiiDRvsR

S随着信号频率f

的提高，输入电容Cmos的容抗xc下降，导致信号分压ugs下降，从而使得输出信号电流ids下降，进而使得放大器的增益下降。MOS型晶体管的最高工作频率fmMOS型晶体管共源放大器交流小信号等效电路Cmosgm

vgsgdidsgsvsiiRDvsR

S最高工作频率fm定义：当放大器的输入信号频率f

升高，并使得MOS晶体管的输出漏极信号电流ids下降至等于输入信号电流ii

时，这时的输入信号频率f

就称为MOS晶体管的最高工作频率，用fm表示。MOS型晶体管的最高工作频率fmMOS型晶体管共源放大器交流小信号等效电路mosCgm

vgsgdidsvgssiiDRsvR

SmG

ST2

L2f

(V

V )μnMOS型晶体管开关MOS晶体管是一种电压控制型器件具有极高的输入阻抗导通时，只有一种载流子参与导电，不存在少子存储效应，因此，管子从导通到截止（关断）的时间很短。功函数差使栅极与Si衬底交换电子开关速度很快，非常适合于充当电子开关而用于数字集成电路中。MOS型晶体管开关截止区（开关断开）饱和区（开关充分导通）nMOS管输出特性曲线的分区MOS晶体管开关主要工作在两个区间：MOS型晶体管开关nMOS

管输出特性曲线的分区MOS型晶体管在数字集成电路中被充当电子开关而得到广泛应用。随着微电子制造工艺技术的不断进步，M

O

S

晶

体

管

的

几

何

尺

寸

已

进

入

到

纳

米（1nm=10-9m）时代，制备MOS晶体管栅介质层的厚度tox甚至薄至仅有几十个埃，在同一片半导体Si小芯片上，集成了几千万个MOS晶体管的超大规模集成电路已成为现实。

版图是指一系列简单几何图形（例如矩形、线条、圆弧等）的集合，这些图形元素按规定要求进行排列与组合，构成一个图形阵列。

通常意义上所说的版图一般是指某一种晶体管或者某一型号的集成电路所对应的复合版图，它们按层次或先后顺序彼此套叠在一起。小尺寸集成MOS管的版图什么是版图？Vout

VDDVin pMOSnMOSb. 两个晶体管的对应版图小尺寸集成MOS管的版图a. 一个nMOS管和一个pMOS管连接的反相器电路小尺寸集成MOS管的版图MOS型晶体管的复合版图中常见图层的说明序号 图层 图层名称 说

明N-Well(N-阱) 形成N型隔离阱区，用于制作pMOS型晶体管有源区 MOS型晶体管所在的区域多晶硅 形成MOS型多晶硅栅电极磷离子注入区 形成nMOS型晶体管源/漏区(S/D)硼离子注入区 形成pMOS型晶体管源/漏区(S/D)接触孔 形成金属接触孔金属层 形成MOS型晶体管电极和互连线小尺寸集成MOS管的版图(a)

n-well(n-阱)(c)

多晶硅(b)

有源区分版图实际掩模版图形(局部)小尺寸集成MOS管的版图(d)

磷离子注入区(f

)

接触孔(e)

硼离子注入区(g)

金属层小尺寸MOS管的剖面3.

淀积Si3N42.

n-阱(well)注入P-Si衬底（substrate）n-阱Si3N

4n-阱按照制造的工艺顺序：1.

衬底制备小尺寸MOS管的剖面4.

Si3N4层光刻6.

去除Si3N4，进行栅氧5.

场氧化(Fox)Si3N

4n-阱Fo

xn-阱S

i

O

2n-阱小尺寸MOS管的剖面7.

淀积多晶硅(Poly-Si)9.

p+

S/D(源/漏)注入8.

n+

S/D(源/漏)注入Poly

S

in-阱n

S/D注

入n

n-阱P

h

o

t

o

r

e

s

i

s

t

（光刻胶）P

h

o

t

o

r

e

s

i

s

tp

S/D注

入p

n

n

小尺寸MOS管的剖面10.

淀积BPSG（硼磷硅玻璃）12.

淀积钝化层，并进行