CN115048888B 集成电路验证方法、装置、仿真系统、电子设备及介质 （上海阵量智能科技有限公司）

本公开提供了一种集成电路验证方法、装从所述配置文件中读取与每帧激励数据对应的2获取与待测试集成电路对应的激励数据序列的配置文件，以及基从所述配置文件中读取与每帧激励数据对应的配置信息，并基于所述基于所述仿真处理结果、以及与所述激励数据序列对应的真实获取所述待测试集成电路对应的激励数据序列的按照所述激励数据序列中各帧激励数据的顺序，从所述原始配置文件中将各帧激励数据分别对应的寄存器配置信息按照预设形式依次写入预设格式的目标携带有与所述激励数据序列中各帧激励数据分所述将各帧激励数据分别对应的寄存器配置信息按照预设形式依次写入预设格式的将多帧激励数据分别对应的目标寄存器信息依次写入所述目标文3.根据权利要求1或2所述的方法，其特征在按照各帧所述激励数据在所述激励数据序列中的位置，依次将各帧所述针对当前激励数据为首帧激励数据的情况，响应于接收到仿响应于接收到测试环境生成的所述读取指示3从所述配置文件中获取各帧激励数据分别对应的寄响应于接收到测试环境生成的所述读取指示基于所述当前激励数据对应的寄存器数量、所述当前激励数据获取模块，用于获取与待测试集成电路对应的激励数据序列的配置仿真模块，用于从所述配置文件中读取与每帧激励数据对应的获取所述待测试集成电路对应的激励数据序列的按照所述激励数据序列中各帧激励数据的顺序，从所述原始配置文件中将各帧激励数据分别对应的寄存器配置信息按照预设形式依次写入预设格式的目标携带有与所述激励数据序列中各帧激励数据分所述激励生成模块，用于将存储至预设的第一存储空间中的激励数据所述微控制器，用于从所述激励数据序列对应的配置文件中读取与每所述待测模块，用于响应于接收到所述每帧激励数据、以及与所述每获取所述待测试集成电路对应的激励数据序列的按照所述激励数据序列中各帧激励数据的顺序，从所述原始配置文件中4将各帧激励数据分别对应的寄存器配置信息按照预设形式依次写入预设格式的目标携带有与所述激励数据序列中各帧激励数据分所述预处理模块，在将各帧激励数据分别对应的寄存器配置信息按照预设将多帧激励数据分别对应的目标寄存器信息依次写入所述目标文制器发送用于指示读取与所述当前激励数据对所述微控制器，在从预先获得的配置文件中读取与每帧激励数据对应的配置信息时，针对所述当前激励数据为首帧激励数据的情况，响应于接收到仿真针对所述当前激励数据为非首帧激励数据的情况，响应于完成对从所述配置文件中获取各帧激励数据分别对应的寄响应于接收到所述待测模块发送的对目标激励数据对应的配置信息的读取指示信号，5基于所述目标激励数据对应的寄存器数量、所述目标激励数据对应的原始地址偏移数据、所述输出收集模块，用于将所述待测模块传输的各帧激励数据对应的仿真处理结果，6述配置文件包括与多帧所述激励数据分别对[0006]从所述配置文件中读取与每帧激励数据对应的配置信息，并基于所述测试环境、7[0024]图3示出了本公开一些实施例所提供的微控制器固件控制微控制器工作的具体示[0025]图4示出了本公开一些实施例所提供的微控制器对多帧图像进行寄存器配置的具8电路(RegisterTransferLevel，RTL)描述、将行为级描述或者RTL级描述转换为门级网速器(emulator)来实现对集成电路的加速配置的内容、数量都可能不同；例如在利用ISP对一段视频流中的多帧视频进行处理过程证环节所采用的开发环境不同，导致了不同验证环节承载配置信息的文件格式也有所区应的描述信息构建测试环境；在获取与待测试集成电路对应的激励数据序列的配置文件9[0034]针对以上方案所存在的缺陷，均是发明人在经过实践并(emulator)。仿真加速器能够提供芯片在仿真验证环节中所需要的硬件环境以及软件环[0043]需要注意的是，本公开提供的集成电路验证方法旨在提供一种自动化验证方法，中央处理器(centralprocessingunit，CPU)、专用集成电路(ApplicationSpecific[0044]下面以待测试集成电路为ISP芯片为例，对本公开实施例提供的集成电路验证方[0046]配置文件是利用待测试集成电路的RTL代码对待测试集成电路进行仿真时所需要图像对应的寄存器配置参数是不同的，这是因为ISP芯片对于每帧图像的处理方式可能各不相同(正如上述对于ISP的介绍)，且即使是相同[0052]由于利用仿真加速器对集成电路进行验证属于对集成电路进行验证过程中的一件中携带有与所述激励数据序列中各帧激励数据分别对应的[0056]将各帧激励数据分别对应的寄存器配置信息按照预设形式依次写入预设格式的[0057]在具体实施中，可以将所述寄存器配置文件事先存放至如，在形式上的顺序依次为寄存器1的地址、寄存器1的值、寄存器2的地址、寄存器2的述激励数据对应的至少一个寄存器的寄存器地址以及[0060]所述将各帧激励数据分别对应的寄存器配置信息按照预设形式依次写入预设格对应的目标寄存器信息依次写入所述目标文件中时，所述第A帧激励数据对应的目标寄存息依次写入所述目标文件中时，所述第A帧激励数据对应的目标寄存器信息将会占用目标RTL级的转换，可以由集成电路设计人员手工翻译，也可以利用综合工具将行为级转换至[0068]本公开还提供一种基于与所述待测试集成电路对应的描述信息构建测试环境的[0069]基于与所述待测试集成电路对应的描述信息，对所述待测试集成电路进行实例(RegisterTranferLevel，RTL)描述信息，即采用硬件描述语言(HardwareDescription些规则。模块例化可以理解成模块调用，对于一个现场可编程逻辑门阵列(Field出了一种微控制器固件控制微控制器工作的具体示意图，所述微控制器201的工作方式是方式是前门访问(front-door)和后门访问(back-door)。前门访问是指在寄存器模型上做[0077]激励生成模块203，在一些场合中也被称为driver(驱动器)、BFM(BusFunction主要职责是模拟与待测模块203相邻设计的接口协议并发起接口数据传输。在本公开实施[0088]从所述预设存储空间中存储的所述配置文件中读取与所述每帧激励数据对应的测试环境生成与所述当前激励数据对应的读取[0102]在具体实施中，下面进行说明的执行方法可以由脚本文件在芯片验证时自动执的寄存器配置是初始化阶段就配置好的，微控制器会去约定好的地址段去取固定数量(即第一帧图片待配置的寄存器数量)的64bit数据，即上文提到的32bit寄存器地址+32bit寄行计算，从指定地址段取指定长度的数据，然后将取到的64bit数据按照上述的方法(将有配置信息的预设的存储空间中，第一帧图像对应的2个寄存器的配置信息占预设存储空间的128bit，第二帧图像对应的3个寄存器的配置信息占预设存储空间的192bit，即前控制器只需要按照存储顺序从存储空间中前320bit数据后的地址开始，读取64bit数据并基于这64bit数据对第三帧图像的寄存器进行配置即可。在配置时64bit中的前32bit数据将64bit数据中的表征寄存器值的32bit数据配置到寄存器23对应的地址信息中即可完成验证后根据多个激励数据序列的验证结果可以得到当前验证ISP芯片的最终验[0109]在本公开实例中，会将上述各个模块的交互通过一套自件中携带有与所述激励数据序列中各帧激励数据分别对应的[0122]将各帧激励数据分别对应的寄存器配置信息按照预设形式依次写入预设格式的述激励数据对应的至少一个寄存器的寄存器地址以及[0128]基于与所述待测试集成电路对应的描述信息，对所述待测试集成电路进行实例[0135]所述仿真模块52，在从所述配置文件中读取与每帧激励[0136]从所述预设存储空间中存储的所述配置文件中读取与所述每帧激励数据对应的测试环境生成与所述当前激励数据对应的读取[0143]所述仿真模块52，在从所述配置文件中读取与每帧激励数据对应的配置信息之[0154]所述激励生成模块203，用于将存储至预设的第一存储空间中的激励数据序列中[0155]所述微控制器201，用于从所述激励数据序列对应的配置文件中读取与每帧激励数据对应的配置信息，并向所述待测模块202发送所述每帧激励数据对应的配置信息；其件中携带有与所述激励数据序列中各帧激励数据分别对应的[0167]将各帧激励数据分别对应的寄存器配置信息按照预设形式依次写入预设格式的述激励数据对应的至少一个寄存器的寄存器地址以及[0169]所述预处理模块206，在将各帧激励数据分别对应的寄存器配置信息按照预设形[0175]所述微控制器201，在从预先获得的配置文件中读取与每帧激励数据对应的配置成与所述首帧激励数据对应的读取指示信号，并向所述微控制器201发送所述首帧激励数[0183]响应于接收到所述待测模块202发送的对目标激励数据对应的配置信息的读取指理器71用于执行存储器72中存储的机器可读指令，所述机器可读指令被处理器71执行时，述配置文件包括与多帧所述激励数据分别对[0192]从所述配置文件中读取与每帧激励数据对应的配置信息，并基于所述测试环境、[0196]上述指令的具体执行过程可以参考本公开实施例中所述的集成电路验证方法的[0198]本公开实施例还提供一