电子信息工程专业本科二年级《数字逻辑电路》第四章“组合逻辑电路”模块化与差异化教学设计

  电子信息工程专业本科二年级《数字逻辑电路》第四章“组合逻辑电路”模块化与差异化教学设计

  一、课程标准与前沿学情深度分析

  本教学设计严格遵循教育部高等学校电子信息类专业教学指导委员会制定的《电子电气专业基础课程教学基本要求》，并深度融合国际工程教育认证（如《华盛顿协议》）所倡导的“成果导向教育（OBE）”理念。本章“组合逻辑电路”位于数字逻辑课程体系的核心枢纽位置，前承逻辑代数、门电路等基础理论，后启时序逻辑电路、数字系统设计等复杂知识模块。其教学成效直接关系到学生能否构建稳固的数字系统底层思维，并直接影响后续《计算机组成原理》、《数字系统设计》等课程的学习。

  对当代本科二年级学生的学情分析需超越传统的“基础知识掌握情况”层面，需进行多维度的精准画像：第一，认知结构维度。学生已具备布尔代数和基本门电路的原理性知识，但普遍处于“点状理解”状态，缺乏将离散知识点连接成“知识网络”并将其映射到实际工程问题的能力。他们习惯于求解标准化的逻辑函数，但对逻辑函数所代表的物理意义（如控制信号、数据通路选择）认知模糊。第二，能力与思维维度。学生初步具备形式逻辑思维，但系统级思维、模块化设计思维和工程权衡思维几乎空白。在面对一个具体功能需求时，往往无从下手，或陷入细节而忽略整体结构。第三，学习动机与行为维度。生于数字时代的他们对智能手机、物联网等应用有浓厚兴趣，但普遍存在“重算法（软件）、轻硬件”的倾向，认为硬件底层知识陈旧、枯燥。传统的“原理讲解-例题演示-习题练习”模式极易引发认知倦怠，难以激发其深层次的学习投入。第四，群体差异性维度。班级内学生分化显著：约20%的“探索型”学生已通过科创项目、自学等方式接触过可编程逻辑器件（如FPGA），渴望深入理解原理并进行创新设计；约60%的“跟随型”学生能够按部就班学习，但主动性不足，知识迁移困难；约20%的“基础型”学生仍在与前期的基础概念搏斗，面对新知识容易产生畏难情绪。

  因此，本章教学设计的核心挑战与最高目标在于：如何将经典的组合逻辑电路知识，转化为一个能够激发全体学生工程思维、适应个体认知差异、并贯通理论-实践-创新的动态学习系统。本设计摒弃了按教材目录平铺直叙的传统方式，采用“核心概念模块化、教学路径差异化、能力培养项目化”的顶层架构。

  二、基于OBE理念与布鲁姆教育目标分类学的三维教学目标

  1.知识与技能维度

  （1）理解性目标：能准确阐述编码器、译码器、数据选择器、数据分配器、数值比较器及加法器等中规模集成（MSI）组合逻辑电路的功能定义、逻辑符号、真值表特征及典型应用场景。能辨析通用型集成电路与专用集成电路（ASIC）在实现组合功能时的设计哲学差异。

  （2）应用性目标：能熟练运用逻辑代数工具，对给定的MSI电路进行功能分析和扩展（如使能端的灵活运用、级联扩展技术）。能够根据具体的功能需求（文字描述或波形图），合理选择最适宜的MSI器件作为核心构件，并辅以必要的基本门电路，完成电路方案设计。

  （3）综合创新目标：初步掌握基于功能模块的“自顶向下”数字系统设计方法。能够将一个中等复杂度的实际工程问题（如简易交通灯控制、多路抢答器等）分解为多个组合逻辑子功能模块，并选用合适的MSI器件实现系统级设计、仿真与验证。

  2.过程与方法维度

  （1）通过“问题驱动-模块探究-系统集成”的递进式学习流程，亲历完整的工程师思维过程：从需求分析、方案论证、器件选型到电路实现与测试。

  （2）掌握硬件描述语言（VerilogHDL）行为级建模描述组合逻辑电路的基本方法，体验现代数字设计从原理图到代码的范式转移，并利用EDA工具（如ModelSim）进行功能仿真验证。

  （3）在小组协作完成设计项目的过程中，学习技术讨论、方案迭代、分工协作与报告撰写等工程实践必备的非技术性能力。

  3.情感、态度与价值观维度

  （1）破除“硬件即固定连接”的刻板印象，感受组合逻辑电路作为数字世界“静态决策网络”的简洁之美与强大效能，建立对硬件基础知识的尊重与兴趣。

  （2）体会模块化、标准化设计在工程实践中对于降低复杂性、提高可靠性与促进技术迭代的决定性意义，初步形成工程系统观。

  （3）在解决开放性设计问题的过程中，培养严谨求实、批判创新、协作担当的工程师素养。

  三、教学重点、难点及差异化突破策略

  1.教学重点

  （1）核心重点：各类MSI组合逻辑电路的功能本质及其在系统中的应用范式。重点不在于记忆具体型号芯片的引脚图，而在于理解其作为“功能黑箱”的输入输出关系和控制逻辑。

  （2）能力重点：基于MSI器件的电路分析与设计方法。强调“选择”与“配置”的智慧，而非从零开始的“搭建”。

  2.教学难点及突破策略

  难点一：从抽象真值表到具体工程应用的思维跨越。学生看懂74LS148（8线-3线优先编码器）的真值表不难，但难以理解“优先”在中断控制系统或键盘扫描中的实际价值。

  突破策略

：创设高情境化、跨学科的“微案例”。例如，引入“医院病房呼叫系统”案例，不同病房有优先级，这正是“优先编码器”的物理体现。再类比计算机网络中的MAC层协议，讨论冲突避免与优先级调度，将数字电路概念与计算机科学打通。

  难点二：灵活运用使能端与控制信号进行功能扩展。学生对单个器件工作模式的理解是孤立的，对如何利用使能端（EN）、片选端（CS）实现位扩展、功能扩展感到困惑。

  突破策略

：采用“功能积木”可视化教学工具（如交互式电路仿真软件）。动态演示如何将两片3线-8线译码器通过一个使能端和一个反相器，组合成一个4线-16线译码器。将过程分解为“芯片使能控制”、“地址高位分配”、“输出合成”三个清晰的逻辑步骤，并总结出“树状扩展”与“线性扩展”两种通用模式。

  难点三：面对开放性问题时，缺乏系统级设计思路。给定“设计一个四位二进制数奇偶校验发生器”的任务，学生可能直接尝试列真值表、写表达式，而非意识到可以使用异或门树或现成的奇偶校验芯片。

  突破策略

：实施“设计方法论”的显性化教学。提出“设计四步法”：第一步，需求翻译（将自然语言描述转化为精确的逻辑关系或波形图）；第二步，方案搜索（头脑风暴，比较“用基本门搭”、“用MSI器件改”、“用现成专用芯片”三种路径的利弊）；第三步，器件选型与电路设计；第四步，验证与优化。通过多个由浅入深的项目反复训练这一流程。

  四、教学资源与手段的融合创新

  1.立体化教学资源包

  （1）理论层：重构的课件并非教材幻灯片的，而是以“概念地图”形式呈现知识关联，嵌入大量“思考气泡”（提出挑战性问题）和“工程视窗”（展示芯片数据手册关键页、典型应用电路图）。

  （2）仿真层：提供基于Multisim和QuartusII+ModelSim的双平台仿真电路文件。前者用于快速验证传统MSI电路功能，后者用于展示Verilog描述与综合后的电路对比，链接数字电路与EDA技术。

  （3）实践层：发布“模块化实验套件”任务书，既包含验证性实验（如用数据选择器实现逻辑函数），更包含开放式设计项目（如“智能电梯楼层请求编码与显示系统”）。

  （4）拓展层：提供精选的学术论文节选（如关于加法器架构演进）、行业报告（如组合逻辑在AI加速器中的作用）和芯片数据手册，供学有余力者深度学习。

  2.智能化教学手段

  （1）利用课堂互动系统（如雨课堂）进行实时测试与概念投票，即时诊断全班理解程度。

  （2）部署基于JupyterNotebook的交互式数字电路学习环境，学生可在浏览器中直接修改Verilog代码、调整电路参数并观察仿真波形变化，实现“探索-反馈”学习闭环。

  （3）建立线上学习社群，鼓励学生分享设计思路、仿真结果和调试心得，教师作为引导者参与讨论。

  五、差异化、模块化的教学实施过程（共8学时，分四个阶段）

  第一阶段：概念奠基与认知冲突（2学时）——“为何需要模块？”

  环节一：情境锚定，提出问题（课前+课始）

  课前任务（差异化）

：

  -基础组：复习逻辑函数的最小项表达式及其物理意义。

  -进阶组：查阅资料，了解早期计算机（如ENIAC）是如何用大量独立开关和导线实现运算的。

  -探索组：尝试用Verilog描述一个4选1数据选择器的功能。

  课始导入

：展示一张现代计算机主板或一片FPGA芯片的高清图片。提问：“这张图片上，我们能找到一个独立的与门或或门吗？如果不能，构成这个复杂数字世界的基本‘砖块’是什么？”由此引出“中大规模集成电路作为功能模块”的核心观点。接着，提出一个挑战性任务：“请设计一个电路，将16个按键的输入（0或1），编码为一个4位二进制输出，且要求当多个键同时按下时，输出优先级最高的键的编码。”让学生尝试用已学的基本门电路设计。预计大部分学生将陷入繁琐的真值表和化简工作中，从而制造强烈的认知冲突——迫切需要更高效的设计工具。

  环节二：核心概念讲授（编码器/译码器）

  1.从冲突到模块：自然引出“编码器”概念。讲解普通编码器的原理及其在同时多个输入有效时出现的“输出冲突”问题。播放一段老式键盘内部扫描的动画，直观展示“优先编码”的必要性。

  2.功能抽象与符号化：重点讲解8线-3线优先编码器（如74LS148）。强调将其视为一个“功能模块”：关注其输入输出关系（功能表）、控制引脚（EI,EO,GS）的含义，而非内部晶体管连接。使用交互式仿真，动态演示EI（使能输入）如何控制整个芯片工作，以及EO、GS在级联应用中的“握手”作用。

  3.对比迁移学习：紧接着引入译码器（如3线-8线译码器74LS138）。采用对比教学法：编码是“多对一”（信息压缩），译码是“一对多”（信息展开）。同样强调其作为“地址译码器”或“数据分配器”的模块化应用。通过仿真，展示如何用两片74LS138和基本门构成4线-16线译码器，此为“模块扩展”的第一次正式演练。

  4.差异化巩固活动：

  -全员活动：课堂快速问答，判断给定场景应使用编码器还是译码器。

  -基础组任务：在仿真软件中，完成74LS148和74LS138的基础功能验证实验。

  -进阶/探索组任务：挑战题——利用74LS148和必要的门电路，设计一个简易的32路优先中断请求控制器，并画出逻辑框图。探索组需额外用Verilog描述其行为。

  第二阶段：方法建构与思维深化（2学时）——“如何选择与配置模块？”

  环节一：数据选择器与分配器的“信号路由”思维

  1.形象化引入：将数据选择器（MUX）比喻为“多路开关”或“数据路由器”，将数据分配器（DEMUX）比喻为“广播分发器”。用总线传输数据的动画说明其作用。

  2.核心原理与灵活应用：以4选1数据选择器（74LS153）为例，详解其工作原理。然后，展示一个革命性的应用：用数据选择器实现任意组合逻辑函数。通过例题（如实现三人表决器），演示如何将逻辑函数的输入变量接到选择端，将函数值（0或1）接到数据输入端。引导学生比较此法与用门电路搭建的优劣，体会“以空间换设计复杂度”的工程权衡。

  3.与译码器对比：引导学生思考，数据选择器实现逻辑函数，与用译码器和或门实现（最小项发生器）有何异同？哪种更灵活？哪种更节省资源？此讨论旨在深化对模块“应用范式”的理解。

  环节二：数值比较器与加法器的“算术逻辑”模块

  1.从逻辑到算术：提问：“我们能否用已有的模块（如译码器）来比较两个数的大小？”引出专用算术逻辑模块的高效性。

  2.深入原理：讲解一位比较器原理，并快速过渡到4位数值比较器（如74LS85）。重点分析其级联输入（I_A>B,I_A<B,I_A=B）的设计精妙之处，这是实现任意位比较的关键。通过仿真，演示两片74LS85如何级联成8位比较器。

  3.加法器——从半加到超前进位：回顾半加器、全加器原理。重点讲授4位超前进位加法器（74LS283）。通过对比串行进位加法器的延迟问题，深刻阐释“超前进位”如何通过额外的逻辑电路，用空间换时间，极大提高运算速度。这是工程中“性能-成本”权衡的经典案例。

  4.差异化探究任务：

  -基础组：用74LS153实现指定的逻辑函数，并仿真验证。

  -进阶组：用74LS85和74LS283设计一个电路，判断两个4位二进制数A和B是否满足A>B且(A+B)<16。

  -探索组：调研并简要报告串行进位加法器、超前进位加法器（CLA）以及并行前缀加法器（如Kogge-Stone）在面积、功耗和延迟上的大致区别，理解加法器架构的演进。

  第三阶段：项目驱动与系统集成（2学时）——“如何用模块构建系统？”

  核心：一个完整的、分层的设计项目——“智能储物柜控制系统”设计

  项目描述

：设计一个支持8个储物柜的简易控制系统。每个柜门有一个开关传感器（门开=1，关=0）。系统需要：①实时显示当前打开的柜门编号（用2位数码管显示01-08，若无门开则显示00）；②若有多个门同时打开，则显示编号最大的那个；③提供一个“报警”信号，当有门打开时，该信号为1。

  环节一：系统分析与模块分解（小组协作）

  1.教师引导学生将大问题分解为子功能模块：

  -输入模块：8个开关信号，可能同时有效→需要优先编码器（74LS148）。

  -显示驱动模块：将编码后的3位二进制数转换为两位十进制数码管驱动信号→需要译码器（将二进制转为七段码，此处可引入专用显示译码器74LS48/CD4511）。

  -报警生成模块：只要有门开就报警→可利用优先编码器的“群选择”（GS）输出信号。

  2.各小组绘制系统级框图，标出模块间数据流和控制流。

  环节二：详细设计与仿真验证（差异化分工与协作）

  在小组内，根据成员能力进行差异化分工：

  -基础型成员：负责查阅74LS148、74LS48芯片数据手册，确认引脚功能和连接方式，在仿真软件中搭建编码器和显示译码部分电路。

  -进阶型成员：负责设计编码器输出（3位二进制）到两位十进制显示的转换逻辑。这里可能涉及二进制到BCD码的转换（一个富有挑战的子问题），或巧妙利用两个数码管（一个显示十位‘0’，另一个显示个位1-8）。

  -探索型成员：负责用VerilogHDL对整个系统进行高层次行为级描述，并在ModelSim中完成仿真验证；同时思考如何优化设计（例如，若显示“00”代表无门开，电路应如何调整？）。

  教师巡视指导，重点关注小组内协作机制和各层次学生的参与度，提供“脚手架”支持（如为二进制转BCD码提供可选方案提示）。

  第四阶段：总结迁移与评价反思（2学时）

  环节一：项目成果展示与互评

  每组选派代表（鼓励不同层次学生担任不同部分的讲解），用5分钟展示其设计方案、仿真波形和遇到的挑战及解决方案。其他小组依据评价量规（从功能正确性、设计创新性、汇报清晰度等维度制定）进行提问和打分。教师点评聚焦于设计方法论的应用、模块选型的合理性以及团队协作的有效性。

  环节二：知识体系结构化总结

  教师带领学生，不是回顾具体芯片，而是以思维导图形式，构建“组合逻辑电路”的知识-能力-方法金字塔：

  -底层（知识）：六大类MSI电路的功能本质（编码、译码、选择、分配、比较、运算）。

  -中层（方法）：模块化设计的两大核心技能——分析（给定电路，理解功能）与设计（给定需求，选择并配置模块）。

  -高层（思维）：系统分解、模块复用、工程权衡（性能/面积/成本/功耗）、硬件描述语言抽象。

  强调，这些模块是现代复杂数字系统（如CPU、通信芯片）的基石，它们以各种形态（离散芯片、IP核、标准单元）存在于其中。

  环节三：前瞻引导与个性化作业布置

  1.展望未来：简要说明本章的MSI模块在FPGA开发中，是如何被更灵活的查找表（LUT）资源和软核IP所替代和升华的，但模块化设计思想一脉相承。

  2.差异化作业：

  -必做（基础+进阶）：完成一份综合设计报告，分析一个由教材或教师提供的、包含多种MSI器件的复杂电路原理图，阐述其工作原理。

  -选做A（进阶）：调研一种本章未深入介绍的组合逻辑MSI电路（如奇偶发生器/校验器、ALU中的算术逻辑单元雏形），撰写一份简介报告。

  -选做B（探索）：使用VerilogHDL和FPGA开发板，实现“智能储物柜控制系统”或自拟一个更复杂的设计（如带密码验证的电子锁），并完成测试。

  六、多元化、过程性的教学评价设计

  本课程评价贯穿始终，采用“过程性评价（60%）+终结性评价（40%）”相结合的模式。

  1.过程性评价（60%）：

  -课堂参与与表现（10%）：包括互动系统答题正确率、提问质量、讨论贡献度。重点关注思维过程而非仅答案对错。

  -仿真实验与项目任务（30%）：根据完成的仿真电路、项目设计方案、代码质量及报