触发器与时序逻辑电路

第11章触发器与时序逻辑电路11.1触发器11.2时序逻辑电路的分析11.3计数器11.4寄存器第1页，共156页。11.1触发器触发器输出有两种可能的状态：0、1；输出状态不只与现时的输入有关，还与原来的输出状态有关；触发器是有记忆功能的逻辑部件。按功能分类：R-S触发器、D型触发器、JK触发器、T型等。第2页，共156页。11.1.1基本RS触发器&a&b反馈两个输入端两个输出端逻辑符号1.电路结构与符号RSQQ以Q的状态，作为触发器的状态。第3页，共156页。若原状态：输出仍保持：输入=0,=1时RS11001010&a&bSR第4页，共156页。若原状态：1010输出变为：输入=0,=1时RS1101&a&bRS第5页，共156页。若原状态：10101011输出变为：输入=1,=0时RS&a&bRS第6页，共156页。若原状态：00110101输出保持：&a&bRS输入=1,=0时RS第7页，共156页。若原状态：10111001输出保持原状态：输入=1,=1时RS&a&bRS第8页，共156页。若原状态：01110110输出保持原状态：输入=1,=1时RS&a&bRS第9页，共156页。0011输出全是1输入=1,=1时RS&a&bRS但当==0同时变为1时，当负脉冲消失后，触发器的状态将由偶然因素决定。RS第10页，共156页。基本RS触发器的真值表RS第11页，共156页。基本RS触发器的真值表RS1、触发器是双稳态器件，只要令==1，触发器即保持原态。稳态情况下，两输出互补。一般定义Q为触发器的状态。RS2、在控制端加入负脉冲，可以使触发器状态变化。端加入负脉冲，使Q=1，称为“置位”或“置1”端。端加入负脉冲，使Q=0，称为“复位”或“清0”端。SSRR第12页，共156页。11.1.2门控触发器1.门控RS触发器&c&d&a&bCP时钟信号直接置0或置1第13页，共156页。&c&d&a&bCPCP=0时011触发器保持原态第14页，共156页。CP=1时1&c&d&a&bCPR、S的作用正好与基本RS触发器、相反RS第15页，共156页。RS触发器的真值表第16页，共156页。简化的功能表Qn+1

---下一个状态（CP过后）Qn---原状态第17页，共156页。RDSDRSCQ逻辑符号特性方程约束条件第18页，共156页。例：画出RS触发器的输出波形。CPRSQSetReset使输出全为1CP撤去后状态不定保持第19页，共156页。2.门控D触发器D&c&d&a&bCP输入端第20页，共156页。CP=0时，a、b门被堵，输出保持原态：011保持D&c&d&a&bCP第21页，共156页。CP=1时，a、b门被打开，输出由D决定：若D=01011001D&c&d&a&bCP第22页，共156页。CP=1时，a、b门被打开，输出由D决定：若D=11100110D&c&d&a&bCP第23页，共156页。RDSDDCQ真值表逻辑符号特性方程第24页，共156页。CPDQ例：画出D触发器的输出波形。第25页，共156页。&c&d&a&bCPJK与门控RS触发器相比第26页，共156页。功能表逻辑符号RDSDCQKJ特性方程第27页，共156页。4.门控T触发器&c&d&a&bCPTT等于0时，触发器状态不变a、b门被堵，输出保持原态T等于0时第28页，共156页。T等于1工作原理100101110假设Qn=010来一个时钟翻转一次&c&d&a&bCPT等于1时，触发器在CP的作用下不断翻转a、b门被打开第29页，共156页。T触发器存在的问题1、计数脉冲必须严密配合，CP脉冲不能太长，否则触发器将产生空翻现象（CP=1期间，输出状态翻转若干次）。2、为了解决空翻现象，可以采用主从方式触发的触发器。11.1.3主从触发器&c&d&a&bCP第30页，共156页。R2S2CF从CP电路结构R1S1CF主正反相，不能同时工作第31页，共156页。工作原理10F主打开F从关闭输出反馈到F主R2S2CF从CPR1S1CF主第32页，共156页。1输出反馈到F从0CP工作原理F主关闭F从打开0R2S2CF从R1S1CF主第33页，共156页。由此可见，主从触发器一个CP只能翻转一次。翻转时刻描述：前沿处，输出交叉反馈到F主。后沿处，输出传递到F从翻转完成。CP第34页，共156页。RDSDCQCP边沿处翻转CP负沿处翻转逻辑符号触发器第35页，共156页。QRSC新逻辑符号约束条件CP边沿处翻转特性方程第36页，共156页。时序图CPQ下降沿翻转！第37页，共156页。2.T触发器R2S2CF从R1S1CF主CPTT=0时CP不起作用，状态保持不变，T=1来一个脉冲翻转一次。第38页，共156页。功能表RDSDCQT逻辑符号第39页，共156页。时序图CPQT第40页，共156页。触发器R2S2CF从R1S1CF主CPKJJK触发器的功能最完善，有两个控制端J、K。第41页，共156页。JK触发器的功能=0=0被封锁保持原态J=K=0时：R2S2CF从R1S1CF主CPKJ第42页，共156页。=1=1相当于T触发器T=1J=K=1时：R2S2CF从R1S1CF主CPKJ第43页，共156页。JK触发器的功能=0=1Qn=0时01Qn+1=11J=1，K=0时：分两种情况（Qn=0,Qn=1）R2S2CF从R1S1CF主CPKJ第44页，共156页。JK触发器的功能=0=1Qn=1时1000F主被封保持原态Qn+1=1R2S2CF从R1S1CF主CPKJ第45页，共156页。JK触发器的功能=1=0Qn+1=0同样原理：J=0，K=1时：R2S2CF从R1S1CF主CPKJ第46页，共156页。功能表逻辑符号RDSDCQKJ特性方程第47页，共156页。时序图CPKJQJQ保持T第48页，共156页。1）JK触发器转换成D触发器CQKJDCP4.触发器逻辑功能的转换第49页，共156页。2）JK触发器转换成T触发器CQKJTCP第50页，共156页。3）D触发器转换成T’触发器CQDCP第51页，共156页。5.触发器的触发方式触发方式？研究翻转时刻与时钟脉冲间的关系第52页，共156页。电位触发方式电位触发正电位触发负电位触发CP=1期间翻转CP=0期间翻转第53页，共156页。例如：前面讲的D触发器就是电位触发方式。D&c&d&a&bCP第54页，共156页。电位触发的特点结构简单、速度快。只要CP存在就可以翻转，容易造成空翻。CPDQ第55页，共156页。电位触发的符号CQCQ正电位触发负电位触发第56页，共156页。主从触发方式主从触发方式的翻转过程：前沿处，输出交叉反馈到F主。后沿处，输出传递到F从翻转完成。CPCP=1期间输入端控制信号不容许变化第57页，共156页。以主从触发的D触发器为例：CPDQ干扰t1t2正确的输出波形假设在CP=1期间D有一干扰主从型的D触发器的输出波形如何？第58页，共156页。CPDQt1t2R2S2CF从R1S1CF主CPD第一个CP到来时，Q´翻转。1第59页，共156页。CPDQt1t2第一个CP的下降沿，Q翻转，输出反馈到F主的输入。1010R2S2CF从R1S1CF主CPD第60页，共156页。CPDQt1t2由于S1=0，t1时刻Q´翻转为0。10100R2S2CF从R1S1CF主CPD第61页，共156页。CPDQt1t2t2时刻Q´会再变为1吗？10100R2S2CF从R1S1CF主CPD第62页，共156页。CPDQt1t21010010由于D=1,所以F主被封。D变为1后，Q´并不翻转为1。R2S2CF从R1S1CF主CPD！第63页，共156页。CPDQt1t21010010第二个CP的下降沿，F从按F主的输出翻转。01R2S2CF从R1S1CF主CPD第64页，共156页。CPDQt1t2由于D在CP=1期间有干扰，便产生了错误的输出。因此，主从触发器不允许在CP=1期间有干扰，否则可能产生误动作。第65页，共156页。主从触发方式在功能表中一般用“”表示。主从型D触发器功能表逻辑符号CQD第66页，共156页。边沿触发方式为了免除CP=1期间输入控制电平不许改变的限制，可采用边沿触发方式。其特点是：触发器只在时钟跳转时发生翻转，而在CP=1或CP=0期间，输入端的任何变化都不影响输出。如果翻转发生在上升沿就叫“上升沿触发”或“正边沿触发”。如果翻转发生在下降沿就叫“下降沿触发”或“负边缘触发”。下面以边缘触发的D触发器为例讲解。第67页，共156页。&e&f&c&d&a&bDCP设原态Q=0并设D=11CP=0期间，c、d被锁，输出为1。00110第68页，共156页。1c=1、d=1反馈到a、b的输入，a、b输出为0、1。001111010&e&f&c&d&a&bDCP第69页，共156页。CP正沿到达时c、d开启，使c=1，d=0。11110110Q翻转为101&e&f&c&d&a&bDCP第70页，共156页。CP正沿过后，d=0将c封锁,并使b=1，维持d=0。11001因此以后CP=1期间D的变化不影响输出。001&e&f&c&d&a&bDCP第71页，共156页。其它情况下的翻转，请大家自己分析。第72页，共156页。边沿触发的D触发器功能表正沿触发第73页，共156页。逻辑符号CQCQ负沿触发正沿触发第74页，共156页。总结1、在应用触发器时，要特别注意触发形式，否则很容易造成整个数字系统工作不正常。2、边沿触发抗干扰能力强，且不存在空翻，应用较广泛。第75页，共156页。6、应用举例例：四人抢答电路。四人参加比赛，每人一个按钮，其中一人按下按钮后，相应的指示灯亮。并且，其它按钮按下时不起作用。电路的核心是74LS175四D触发器。它的内部包含了四个D触发器，各输入、输出以字头相区别，管脚图见下页。第76页，共156页。CLRD

CPQCLRD

CPQCLRD

CPQCLRD

CPQ1Q1D2Q2DGND4Q4D3Q3D时钟请零USC公用清零公用时钟74LS175管脚图第77页，共156页。+5VD1D2D3D4

CLRCP&1&2&3清零CP赛前先清零0输出为零发光管不亮第78页，共156页。D1D2D3D4

CLRCP+5V&1&2&3清零CP1反相端都为11开启第79页，共156页。D1D2D3D4

CLRCP&1&2&2清零CP+5V若有一按钮被按下，比如第一个钮。=1=000被封这时其它按钮被按下也没反应第80页，共156页。

时序电路必然具有记忆功能，因而组成时序电路的基本单元是触发器。在数字电路中，凡是任一时刻的稳定输出不仅决定于该时刻的输入，而且还和电路原来的状态有关者，都叫做时序逻辑电路，简称时序电路。组合逻辑电路存储功能............XYZW11.2时序逻辑电路的分析第81页，共156页。所有触发器的状态都是在同一时钟信号作用下发生变化的时序逻辑电路，称为同步时序逻辑电路。所有触发器的状态不是在同一时钟信号作用下发生变化的时序逻辑电路，称为异步时序逻辑电路。第82页，共156页。1.分析步骤：（1）观察时序逻辑电路的输入、输出和状态变量（2）写出各个触发器的驱动方程（输入方程）（3）写出时序电路的输出方程（4）写出时序电路的输出方程（5）由状态方程和输出方程构造状态图、状态表。（6）如果电路不复杂，画出时序图。上述步骤不是每步都需要，可根据情况，灵活处理第83页，共156页。2.分析举例：（1）观察变量输入变量x，输出变量z，状态变量Q。1&&&QDCPXz（2）驱动方程（触发器的输入信号的表达式）第84页，共156页。（3）状态方程将触发器的驱动方程代入特性方程得到的方程（4）输出方程输入现态次态输出xQnQn+1z0010100110001101（5）状态表第85页，共156页。（6）状态转换图用圆圈中的数字表示时序电路的状态，用箭头表示状态的变化。箭头上标注输入变量x输出变量y。输入现态次态输出xQnQn+1z001010011000110101x/y1/01/10/00/0第86页，共156页。异步时序逻辑电路的分析与同步时序逻辑电路的分析基本相同。只是在分析时，CP脉冲是一个必须考虑的逻辑变量。例：分析图示电路的功能Q2Q2J2K2Q1Q1J1K1Q0Q0J0K0计数脉冲CP第87页，共156页。Q2Q2J2K2Q1Q1J1K1Q0Q0J0K0计数脉冲CP1.写出各个触发器的驱动方程：J2=Q1Q0，K2＝1

J1=K1＝1

J0=Q2，K0＝1

第88页，共156页。2.列出电路的状态方程：特性方程将驱动方程代入JK触发器的得到电路的状态方程CPQnCP第89页，共156页。0001000110010100100101113、画出状态转换图只有5个有效状态异步五进制加法计数器第90页，共156页。列写状态转换表，分析其状态转换过程：Q2Q2J2K2Q1Q1J1K1Q0Q0J0K0计数脉冲CP10000111110012001011111010301001111101140111111111005100011101000CPQ2Q1Q0J2=K2=J1=K1=J0=K0=Q2Q1Q0

Q1Q0111原状态驱动端下状态,,,1Q2分析方法2第91页，共156页。Q2Q2J2K2Q1Q1J1K1Q0Q0J0K0计数脉冲CP如前所述，右图电路为异步五进制加法计数器。还可以用波形图显示状态转换表(略)第92页，共156页。EDA仿真

第93页，共156页。计数器的功能记忆输入脉冲的个数；用于定时、分频、产生节拍脉冲及进行数字运算等等。计数器的分类同步计数器和异步计数器。加法计数器、减法计数器和可逆计数器。有时也用计数器的计数容量(或称模数)来区分各种不同的计数器，如二进制计数器、十进制计数器、二－十进制计数器等等。11.3计数器第94页，共156页。在同步计数器中，各个触发器都受同一时钟脉冲控制，因此，它们状态的更新几乎是同时的，故被称为“同步计数器”。例三位二进制同步加法计数器三位二进制同步加法计数器Q2Q2J2K2Q1Q1J1K1Q0Q0J0K0&计数脉冲CP第95页，共156页。Q2Q2J2K2Q1Q1J1K1Q0Q0J0K0&计数脉冲三位二进制同步加法计数器CP分析步骤:1）先列写驱动方程：J2=K2=Q1Q0J1=K1=Q0J0=K0=1Q0：来一个CP，它就翻转一次；Q1：当Q0＝1时，它可翻转一次；Q2：只有当Q1Q0＝11时，它才能翻转一次。第96页，共156页。2）再列写状态转换表，分析其状态转换过程。20010011110101000000011001301000001101140111111111005100000011101610100111111071100000111118111111111000CPQ2Q1Q0J2＝K2＝J1＝K1＝J0＝1K0＝1Q2Q1Q0

Q1Q0Q1Q0Q0Q0原状态驱动端下状态,,,第97页，共156页。CPQ0Q1Q23）还可以用波形图显示状态转换表第98页，共156页。Q2Q2J2K2Q1Q1J1K1Q0Q0J0K0&计数脉冲三位二进制同步加法计数器CP思考题：试设计一个三位二进制同步减法计数器电路。

方法很简单。只需将Q1的控制输入由Q0，变为，将Q2的控制输入由Q1Q0，变为Q0

Q0

Q1

第99页，共156页。EDA仿真同步三位二进制加法计数器第100页，共156页。EDA仿真同步三位二进制减法计数器第101页，共156页。2.四位二进制同步计数器74LS16374LS163计数方式是同步的，它的清零方式也是同步的：即使控制端CLR＝0，清零目的真正实现还需等待下一个时钟脉冲的上升沿到来以后才能够实现。这就是“同步清零”的含义。第102页，共156页。16151413121110123456789QAQDQDQCQBQAQBQCVCCTTPPCPAABBCCDDCLRLOADENABLERC串行进位输出使能使能GND时钟清除输出数据输入置入74LS16374LS163管脚图(1)74LS163的介绍第103页，共156页。TPRCABCDQBQCQDQALOADCLR74LS16374LS163功能表1111计数0111X保持1011X保持(RC=0)XX01并行输入XXX0清零PTLOADCLRCP功能第104页，共156页。在异步计数器中，有的触发器直接受输入计数脉冲控制，有的触发器则是把其它触发器的输出信号作为自己的时钟脉冲，各个触发器状态变换的时间先后不一，故被称为“异步计数器”。第105页，共156页。例.三位二进制异步加法计数器。三位二进制异步加法计数器

要求：当Q0从1变为0时，Q1发生变化，而当Q1从1变为0时，Q2发生变化。Q0D0Q1D1Q2D2Q0Q1Q2CP计数脉冲用D触发器的作为下一个D触发器的脉冲输入。第106页，共156页。Q0D0Q1D1Q2D2Q0Q1Q2CP计数脉冲三位二进制异步加法计数器Q2Q1Q0

010001010101010001010110

11100000101思考题：试画出三位二进制异步减法计数器的电路图，并分析其工作过程。优点：电路简单、可靠缺点：速度慢第107页，共156页。EDA仿真异步三位二进制加法计数器第108页，共156页。输出状态不只与现时的输入有关，还与原来的输出状态有关；第56页，共156页。0001在QAQDQCQB＝1001时清零。第11章触发器与时序逻辑电路0X0X第91页，共156页。第105页，共156页。第100页，共156页。0D0D1D2D3D4D5D6第41页，共156页。0D0D1D2D3D4D5D6Q1：当Q0＝1时，它可翻转一次；0000四位并入-串出的左移寄存器CP计数脉冲三位二进制异步减法计数器Q0D0Q0Q1D1Q1Q1D1Q1

方法很简单。只需将Q1的控制输入由，变为Q0，将Q2的控制输入由，变为Q1Q0Q0

Q0

Q1

第109页，共156页。EDA仿真异步三位二进制减法计数器第110页，共156页。二-五-十进制计数器74LS9074LS90内部含有两个独立的计数电路：一个是2进制计数器(CPA为其时钟，QA为其输出端)，另一个是5进制计数器(CPB为其时钟，QDQCQB为其输出端)。外部时钟CP是先送到CPA还是先送到CPB，在QDQCQBQA这四个输出端会形成不同的码制。(1).74LS90的介绍第111页，共156页。QCQAJKQBJKJKQDQDJKCPACPBR0(1)R0(2)R9(2)R9(1)QAQBQCQD74LS90原理电路图给出它的原理电路图：第112页，共156页。CPACPBR0(1)R0(2)R9(2)R9(1)NCNCVCCQAQDQBQCGND1234567141312111098QAQDQBQCR9(2)R9(1)R0(2)R0(1)CPBCPA74LS9074LS90管脚分布图第113页，共156页。CPACPBQAQDQBQCR9(2)R9(1)R0(2)R0(1)74LS90R0(1)R0(2)R9(1)R9(2)QDQCQBQAXX111001110X000011X000000X0X0XX0X00XX0X0计数状态74LS90功能表第114页，共156页。R0(1)R0(2)R9(1)R9(2)QDQCQBQAXX111001110X000011X000000X0X0XX0X00XX0X0计数状态74LS90功能表归纳：1.74LS90在“计数状态”或“清零状态”时，均要求R9(1)和R9(2)中至少有一个必须为“0”。2.只有在R0(1)和R0(2)同时为“1”时，它才进入“清零状态”；否则它必定处于“计数状态”。第115页，共156页。分析：计数时钟先进入CPA时的计数编码。CPACPCPBQBQDQCQA25QDQCQB

000001010011100QDQCQBCPBQA

00000001001000110100010101100111100010010000结论：上述连接方式形成8421码。QDQCQBCPBQA

0000000011001020011301004010150110601117100081001900000十进制数第116页，共156页。计数时钟先进入CPB时的计数编码。CPACPQA2CPBQBQDQC5QDQCQB

000001010011100结论：上述连接方式形成5421码。0000QAQDQCQBCPA

000100100011010010001001101010111100

0

0

00

00000QAQDQCQBCPA

000110010200113010041000510016101071011811009

0

0

000

十进制数第117页，共156页。

74293内部含有两个独立的计数电路：一个是2进制计数器，另一个是8进制计数器。其时钟分别是CKA、CKB。两个计数器有相同的清零端R0（1）和R0（2）。可以接成2进制、8进制和16进制计数器。第118页，共156页。QAJKQBJKQCJKQDQDJKCKACKBR0(1)R0(2)QAQBQCQD输入输出R0（1）R0（2）CKACKBQ11XX清00X计数X0计数第119页，共156页。例1.构成BCD码六进制计数器。CPACPBQAQDQBQCR9(2)R9(1)R0(2)R0(1)74LS90QDQCQBQA0000000100100011010001010000R0(1)=QBR0(2)=QC令即可CP01102)74LS90的应用第120页，共156页。CPACPBQAQDQBQCR9(2)R9(1)R0(2)R0(1)74LS90CP讨论：下述接法行不行?错在何处?警告：切切不可将输出端相互短路！！第121页，共156页。CPACPBQAQDQBQCR9(2)R9(1)R0(2)R0(1)74LS90CP&只有这样做才是正确的。第122页，共156页。例2.用两片74LS90构成36进制8421码计数器。QDQCQBQA

000000001100102001130100401015011060111710008

10019

00000

十进制数分析：1.如何解决片间进位问题？从右面的状态转换表中可以看到：个位片的QD可以给十位片提供计数脉冲信号。第123页，共156页。分析：2.如何满足“36进制”的要求？十位个位0035......共有36个稳定状态3600(00110110)第124页，共156页。CPACPBQAQDQBQCR9(2)R9(1)R0(2)R0(1)74LS90(十位)CPACPBQAQDQBQCR9(2)R9(1)R0(2)R0(1)74LS90(个位)&&CP用两片74LS90构成36进制8421码计数器第125页，共156页。例3.用74LS90构成5421码的六进制计数器。00000QAQDQCQB

00011001020011301004

1000510016101071011811009

00

000

十进制数至此结束在此状态下清零异步清零，此状态出现时间极短，不能计入计数循环。第126页，共156页。分析结果：在QAQDQCQB＝1001时清零。CPACPBQAQDQBQCR9(2)R9(1)R0(2)R0(1)74LS90CP计数脉冲第127页，共156页。CPACPBQAQDQBQCR9(2)R9(1)R0(2)R0(1)74LS90CP计数脉冲8421码制下：在QDQCQBQA＝0110时清零同为六进制计数器，两种码制不同接法的比较：5421码制下：在QAQDQCQB＝1001时清零CPACPBQAQDQBQCR9(2)R9(1)R0(2)R0(1)74LS90CP计数脉冲第128页，共156页。例1.用一片74LS163构成六进制计数器。QDQCQBQA000000010010001101000101六个稳态准备清零：使CLR＝0TPRCABCDQBQCQDQALOADCLR74LS163&+5VCP(2).74LS163的应用第129页，共156页。CPACPBQAQDQBQCR9(2)R9(1)R0(2)R0(1)74LS90CP计数脉冲在QDQCQBQA＝0110时立即清零。例.用一片74LS90构成六进制计数器:例.用一片74LS163构成六进制计数器:在QDQCQBQA＝0101时准备清零。TPRCABCDQBQCQDQALOADCLR74LS163&+5VCP第130页，共156页。例2.用74LS163构成二十四进制计数器。(1).需要两片74LS163；(2).为了提高运算速度，使用同步计数方式。TPRCABCDQBQCQDQALOADCLR74LS163TPRCABCDQBQCQDQALOADCLR74LS163+5V+5V,,,,CPCLR应该在QDQCQBQAQDQCQBQA＝00010111时准备清零。,,,,QDQCQBQAQDQCQBQA,,,,CLR=第131页，共156页。11.4寄存器

1.数码寄存器Q3Q2Q1Q0&&&&QQDQQDQQDQQDA0A1A2A3CLR取数脉冲接收脉冲(CP)寄存器是计算机的主要部件之一，它用来暂时存放数据或指令。四位数码寄存器第132页，共156页。2.移位寄存器所谓“移位”，就是将寄存器所存各位数据，在每个移位脉冲的作用下，向左或向右移动一位。根据移位方向，常把它分成左移寄存器、右移寄存器和双向移位寄存器三种：寄存器左移(a)寄存器右移(b)寄存器双向移位(c)第133页，共156页。根据移位数据的输入－输出方式，又可将它分为串行输入－串行输出、串行输入－并行输出、并行输入－串行输出和并行输入－并行输出四种电路结构：FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF串入－串出串入－并出并入－串出并入－并出第134页，共156页。QQDQQDQQDQQD&&&&A0A1A2A3SDRDCLRLOAD移位脉冲CP0串行输出数据预置3210存数脉冲清零脉冲四位并入-串出的左移寄存器初始状态：设A3A2A1A0

＝1011在存数脉冲作用下，也有Q3Q2Q1Q0

＝1011。D0

＝0D1＝Q0D2＝Q1D3＝Q2QQDQQDQQDQQD移位脉冲CP0串行输出3210下面将重点讨论兰颜色的那部分电路的工作原理。第135页，共156页。D0

＝0D1＝Q0D2＝Q1D3＝Q2QQDQQDQQDQQD移位脉冲CP0串行输出3210101101100110110011001000100000000000000000000000Q3Q2Q1Q0D3D2D1D0设初态Q3Q2Q1Q0

＝1011第136页，共156页。QQDQQDQQDQQD移位脉冲CP0串行输出3210用波形图表示如下：101101100110110011001000100000000000000000000000Q3Q2Q1Q0D3D2D1D0设初态Q3Q2Q1Q0

＝1011Q3Q2Q1Q0CP110100110011000100000000第137页，共156页。QQDQQDQQDQQD移位脉冲CP0串行输出3210四位串入-串出的左移寄存器：D0

＝

0D1

＝

Q0D2

＝

Q1D3

＝

Q2QDQQ3DQDQD移位脉冲CP0串行输出Q1Q2Q0四位串入-串出的右移寄存器：D1＝Q2D2＝Q3D3＝0D0＝Q1第138页，共156页。四位串入-串出的左移寄存器：D0

＝

LD1

＝

Q0D2

＝

Q1D3

＝

Q2四位串入-串出的右移寄存器：D1＝Q2D2＝Q3D3＝RD0＝Q1

双向移位寄存器的构成：只要设置一个控制端S，当S＝0时左移；而当S＝1时右移即可。“L”即需左移的输入数据“R”即需右移的输入数据D0=SL＋SQ1

D2=SQ1＋SQ3

D3=SQ2＋SRD1=SQ0＋SQ2

集成组件电路74LS194就是这样的多功能移位寄存器。第139页，共156页。VCCQAQBQCQDS1S0CP16151413121110913456782QAQBQCQDCPS1S0CLRLDCBARABCDRLCLRGND74LS194右移串行输入左移串行输入并行输入第140页，共156页。VCCQAQBQCQDS1S0CP16151413121110913456782QAQBQCQDCPS1S0CLRLDCBARABCDRLCLRGND74LS1940111100011011直接清零保持右移(从QA向右移动)左移(从QD向左移动)并入CLRCPS1S0功能第141页，共156页。3寄存器应用举例例：数据传送方式变换电路D6D5D4D3D2D1D0并行输入串行输出数据传送方式变换电路1.实现方法:(1).因为有7位并行输入，故需使用两片74LS194；(2)