超大规模集成电路的设计发展趋势

超大规模集成电路的设计发展趋势

摘要：随着信息产品市场需求的增长，特别通过通信、计算机与互联网、电子商务、数字视

听等电子产品的需求增长，世界集成电路市场在其带动下高速增长。本文主要从半导体电子

学与计算技术工程方面进行进行的诸多研究成果以及国际集成电路的发展现状和发展趋势

反映其在国际上的重要地位。

关键字：超大规模集成电路发展趋势SOCIP更用技术

1引言

集成电路是采用半导体制作工艺，在一块较小的单晶硅片上制作许多晶体管及电阻器、

电容器等元器件，并按照多层布线或者隧道布线的方法将元器件组合成完整的电子电路，通

常用IC（IntegratedCircuit）表示。近廿多年来，半导体电子学的发展速度是十分惊人

的。从分离元件发展为集成电路，从小规模集成电路发展为现代的超大规模集成电路。集

成电路

的性能差不多提高了3个数量级，而其成本却下降了同样的数量级。

2超大规模集成电路发展的概述

集成电路之所以获得如此迅速的发展，与数据处理系统日益增长的各种要求是分不开

的，也是半导体电子学与计和技术工程方面进行了许多研究工作的结果。这些工作可以概括

为:（1）改进性能•尽可能减少唁号处理的传递时间。（2）降低成本-从设计、创造、组装、

冷却等各方而降低成本。（3）提高可靠性一减少失效率，增加检测与诊断的手段。（4）缩短

研制/生产周期一加快从确定研制产品到产品可用之间的时间，使产品保持率先地位。（5）

结构上的改进一半导体存储器的发展，推动了计算机体系的发展。

1.改进性能

在计算机中采用高密度的半导体集成电路是减少信号传递时间，提高机器性能的重要环

节。因为在普通采用小规模集成电路（551）或者中规模集成电路（MSI）的硬件结构中，信号

传输与负载引起的延迟，与插件上的门的有效组装密度的平方根成正比，如图（1.1.1）0

也就是说，组装延迟与每一人门所需的有效面积的平方根成正比。因此将组装延迟减少一

半的话，必须提高组装密度4倍。从ssl/Msl发展为LSI/VLsI标志着芯片上元件的集成

度得到了很大的提高。目前，一个双极随机逻辑的VLsL每片已包含有5。。。个门电路。

若芯片的最大面积为50平方毫米的话，封装密度已达每平方亳米100个门的密度。据估

计，今后几年内，在继续加大芯片面积，减小尺寸的惰况下，密度可提高到每片包含门的

数量达一万个以上，如图］.1.2所示。

二

一

a

s

<

*

3rf

低成本

2.降

少

大减

将大

为它

。因

成本上

现在低

首先表

优越性

后，其

辑电路

sl逻

1/M

换55

sl替

用L

个

500

。~1

100

含有

个包

前一

如，当

。例

统成本

降低系

组装和

化系统

量，简

件的用

系统元

且

，并

摆布

0%

用的8

件费

有器

省原

将节

件，这

Lsl组

个74

0-80

替换6

约可

列大

门阵

门的

冷却

风、

包括通

维护(

及系统

费用以

工装配

量和人

板的数

制电路

使印

少，

的减

件数量

由于组

。

大减少

也将大

等费用

器件)

和备分

性

高可靠

3.提

提高

性的

可靠

都对

减少

点的

接端

线连

硬走

少，

数的减

组装级

少，

的减

用量

元件

内部

系统

中还

设计

体系

们在

，他

提高

述的

于上

满足

还不

计者

，设

看来

目前

而且

响。

重大影

接的.

有着直

系

提高

此来

，以

电路

误的

正错

和校

错误

检测