CN119396845A 用于人工智能芯片的硬件查找表、加载数据的方法及计算设备 （深圳鲲云信息科技有限公司）

道福保社区市花路南侧长富金茂大厦本发明提供一种用于人工智能芯片的硬件述硬件查找表的输入数据分配至相应的存储单入数据的位宽与所述人工智能芯片的数据总线2存储器组，所述存储器组包括多个存储单元，每个存储单元所述第一选择器用于根据所述地址查找数据的第一部分选择相应的存储单元输出第所述第二选择器用于根据所述地址查找数据的第二部分从所选择的存储单元输出的6.一种用于人工智能芯片的硬件查找表组，7.一种用于人工智能芯片加载数据的方法，将所述查找表数据和所述运算数据存储至同一段主机存储器地通过直接内存访问将所述同一段主机存储器地址空间中的所述查找表数据和所述运34[0007]本发明旨在提供用于一种用于人工智能芯片的硬件查找表及查找表组和用于人5硬件查找表的数据批次，并控制相应批次的所述输入数据写入相应查找表以实现自动加所述第一选择器用于根据地址查找数据的第一部分选择相应的存储单元输出第所述第二选择器用于根据所述地址查找数据的第二部分从所选择的存储单元输第二多路复用器，所述第一多路复用器利用所述地址查找数据的第一部分作为控制信号，所述第二多路复用器利用所述地址查找数据的第二部分作为控通过直接内存访问将所述同一段主机存储器地址空间中的所述查找表数据和所6本领域技术人员将意识到，可以实践本发明的技术方案而没有特定细节中的一个或更多，[0029]附图中所示的方框图仅仅是功能实体，不一定必须与物理上独立的实体相对方充分授权的信息和数据，并且相关数据的收集、使用和处理需要遵守相关国家和地区的7[0040]高级高性能总线（AdvancedHigh_performanceBus，AHB）是AMBA（Advanced两个方面，一方面是模块数据总线的位宽，例如AHB通常128bits,AXI总线通常512bits，1024bits；另一方面是LUT的规模，例如256bytes(256x8bits1024bytes(1024x8线的数据位宽为512bits（64bytes图中data_1~data_4分别是4个时钟周期写入LUT的4个数据。LUT尺寸为256*8bits，图中Byte63~0可以理解为地址0~63缓存64bytes数单元分别接收来自所述解复用器0201分配的查找表输入数据片段所述第一选择器0301用于根据地址查找数据的第一部分选择相应的存储单元输出第一数的第一数据中选择相应的第二数据作为输出结果。所述第一选择器0301和第二选择器9据的第一部分选择从存储器组01中的多个存储单元接收数据片段选择特定的数据片段作第一数据段。根据所述地址查找数据的第二部分选择特定的第一数据段作为第二数据输[0058]根据一些实施例，通过使用解复用器0201和所述第一选择器0301、第二选择器设计，所述人工智能芯片的硬件查找表组可包括级联的多个如上任一项所述的硬件查找[0065]在S405，将所述查找表数据和所述运算数据存储至同一[0067]在S407，通过直接内存访问(DMA)将所述同一段主机存储器地址空间中的所述查[0069]根据一些实施例，DMA允许数据直接在主机存储器和人工智能芯片的存储器之间[0070]根据一些实施例，将外部输入数据与查找表配置数据存[0071]根据一些实施例，将这些数据与查找表配置数据合并到同一段连续的地址空间256bytesLUT全部写完，接着写8个1024bytesLUT，当cnt=32~47数据写入第9个LUT，[0074]根据一些实施例，本发明方案的设计还能够应用于人工智能芯片的设计以及开[0075]根据一些实施例，本发明方案的设计还能够应用于计算机程序产品的设计与开[0079]如图5所示，计算设备30包括处理器12和存储器14。计算设备30还可以包括总线程序以及数据。处理器12可读取存储在存储器14中的指令以执行上述根据本发明实施例的方法。适合于存储指令和/或数据的任何类型的媒介[0087]本领域的技术人员可以清楚地了解到本发明的技术方案可借助软件和/或硬件来合或直接耦合或通信连接可以是通过一些服务接口，装置或单元的间接耦合或通信连接，对现有技术做出贡献的部